數(shù)電模~數(shù)轉(zhuǎn)換器

第一頁，共三十七頁，2022年，8月28日1即實現(xiàn)A/D轉(zhuǎn)換，一般要經(jīng)過4個過程：取樣、保持、量化、編碼。實際電路中，取樣和保持、量化和編碼往往同時進行。2、A/D轉(zhuǎn)換器的分類：（1）直接A/D轉(zhuǎn)換器：將輸入的模擬電壓直接（不需要中間變量）轉(zhuǎn)換為數(shù)字量。①并行比較型:由電壓比較器、觸發(fā)器、寄存器構(gòu)成，可以不附加取樣-保持電路。（見P269：8.3.2）特點：轉(zhuǎn)換速度快，但隨著輸出代碼數(shù)位的增加，電路規(guī)模急劇膨脹?！诙?，共三十七頁，2022年，8月28日2②反饋比較型：由D/A轉(zhuǎn)換器、電壓比較器、寄存器等構(gòu)成，取一個數(shù)字量加到D/A轉(zhuǎn)換器上，得到一個對應(yīng)的模擬輸出電壓，將其與待轉(zhuǎn)換的模擬電壓相比較，若兩者不等，則調(diào)整所取的數(shù)字量，直到兩個模擬電壓相等為止，此時，所取的數(shù)字量即為轉(zhuǎn)換結(jié)果。其轉(zhuǎn)換思路是:常用典型電路為逐次逼近型A/D轉(zhuǎn)換器：（見P271：8.3.3）特點：轉(zhuǎn)換速度較慢，但數(shù)位較多時，電路規(guī)模比并行比較型小得多，且轉(zhuǎn)換精度高。

——是目前集成A/D轉(zhuǎn)換器中應(yīng)用最多的一種?！谌?，共三十七頁，2022年，8月28日3（2）間接A/D轉(zhuǎn)換器：①電壓-頻率變換型（V-F變換型）首先將輸入模擬電壓轉(zhuǎn)換為與之成正比的頻率信號，然后在固定的時間間隔內(nèi)，對頻率信號計數(shù)，計數(shù)結(jié)果就是正比于輸入模擬電壓的數(shù)字量。②電壓-時間變換型（V-T變換型）首先將輸入模擬電壓轉(zhuǎn)換為與之成正比的時間寬度信號，然后在這個時間寬度里對固定頻率的時鐘脈沖計數(shù)，計數(shù)結(jié)果就是正比于輸入模擬電壓的數(shù)字量。典型電路有雙積分A/D轉(zhuǎn)換器。（見P273：8.3.4）轉(zhuǎn)換速度慢，但工作性能比較穩(wěn)定，特別是雙積分A/D轉(zhuǎn)換器抗干擾能力強，對元器件的要求較低，所以在數(shù)字儀表中應(yīng)用非常廣泛。間接A/D轉(zhuǎn)換器的特點：※第四頁，共三十七頁，2022年，8月28日41、取樣與保持取樣電路：SvIvOS(t)TSt0vIt0S(t)t0vOTC：取樣時間；此時，開關(guān)閉合，vO=vITS：取樣周期fS：1/TS取樣頻率TS-TC：開關(guān)斷開，vO=0TCfS≥2fmax●取樣保持8.3.1A/D

轉(zhuǎn)換的基本原理取樣信號S（t）頻率越高，所得信號經(jīng)低通濾波器后，越能真實地復(fù)現(xiàn)輸入信號。合理的取樣頻率由取樣定理決定。fmax為輸入模擬電壓最高頻率分量的頻率。取樣信號取樣定理※第五頁，共三十七頁，2022年，8月28日5取樣－保持電路（不講）（a）電路結(jié)構(gòu)（b）典型接法集成取樣－保持電路LF198外接的保持電容CH的取值必須兼顧輸出電壓下降率和獲取時間兩方面的要求。實際電路※第六頁，共三十七頁，2022年，8月28日6受控模擬開關(guān)控制單元A1、A2電壓跟隨器保護二極管(1)vL=1→S閉合→vO=vO′=vI→電容CH充電至vI——取樣階段(2)vL=0→S斷開→電容CH上電壓無放電回路

→vO維持原來的值不變——保持階段?∵運算放大器輸入電阻極高！※第七頁，共三十七頁，2022年，8月28日72.量化與編碼數(shù)字信號在數(shù)值上是離散的。任何數(shù)字量只能是某個最小數(shù)量單位的整數(shù)倍。采樣–保持電路的輸出電壓需按某種近似方式歸化到與之相應(yīng)的離散電平上。量化后的數(shù)值最后還需通過編碼過程用一個代碼表示出來。經(jīng)編碼后得到的代碼就是A/D轉(zhuǎn)換器輸出的數(shù)字量。量化編碼※第八頁，共三十七頁，2022年，8月28日8量化：將樣值化成最小量化單位的整數(shù)倍的過程。量化誤差:由于模擬電壓是連續(xù)的，所以取樣電壓不一定能被△整除，因此，量化過程不可避免地會引入誤差，稱為量化誤差。量化單位Δ——量化的最小單位：即：D＝00…1時所代表的數(shù)值(VLSB)。量化誤差屬于原理誤差，無法消除。但位數(shù)越多，誤差越小。只舍不入量化方式四舍五入的量化方式量化方式：※第九頁，共三十七頁，2022年，8月28日9111110101100011010001000編碼010Δ=0v7Δ=7/8v6Δ=6/8v5Δ=5/8v4Δ=4/8v3Δ=3/8v2Δ=2/8v1Δ=1/8v輸入信號量化后電壓把不足一個量化單位的部分舍棄；對于等于或大于一個量化單位部分按一個量化單位處理。最大量化誤差為：最小量化單位＝1/8VΔ=1LSB=1/8V例：將0~1V電壓轉(zhuǎn)換為3位二進制代碼(1)只舍不入（舍尾求整法）※第十頁，共三十七頁，2022年，8月28日10將不足半個量化單位部分舍棄，等于或大于半個量化單位部分按一個量化單位處理。最大量化誤差為：最小量化單位：111110101100011010001000編碼6Δ=12/15v5Δ=10/15v010Δ=0v7Δ=14/15v4Δ=8/15v3Δ=6/15v2Δ=4/15v1Δ=2/15v輸入信號模擬電平Δ=1LSB=

2/15V＝1/15V例：將0~1V電壓轉(zhuǎn)換為3位二進制代碼(2)有舍有入（四舍五入法）※第十一頁，共三十七頁，2022年，8月28日11

并行A/D轉(zhuǎn)換器圖8-3-3三位并行A/D轉(zhuǎn)換器(1)分壓器：由8個精密電阻組成，將參考電壓分成7級，分別為(2)電壓比較器：C1~C7若后者大于前者，電壓比較器輸出為1；否則輸出為0。各級參考電壓接于反相輸入端；輸入模擬電壓接于同相輸入端。1、三位并行A/D轉(zhuǎn)換器的組成※第十二頁，共三十七頁，2022年，8月28日12圖8-3-3三位并行A/D轉(zhuǎn)換器7個正邊沿D觸發(fā)器構(gòu)成；輸入為各電壓比較器的輸出。(4)編碼器：8/3線優(yōu)先編碼器：輸入低電平有效；優(yōu)先級別：I7→I1；三位反碼輸出。(3)寄存器：※第十三頁，共三十七頁，2022年，8月28日2、工作原理圖8-3-3三位并行A/D轉(zhuǎn)換器VI=8VREF/1511110009VREF/157VREF/155VREF/15001設(shè)輸入電壓VI=8VREF/15對I3=0編碼→011的反碼→100※第十四頁，共三十七頁，2022年，8月28日14

vICO1CO2CO3CO4CO5CO6CO7

D2D1D0

7VREF/15

vI9VREF/15

0001111100

9VREF/15

vI11VREF/15

0011111101

5VREF/15

vI7VREF/15

0000111011

3VREF/15

vI

5VREF/15000001101011VREF/15

vI13VR/15

011111111013VREF/15

vIVREF/15

1111111111

VREF/15

vI

3VREF/15

0000001001

0vIVREF/15

0000000000

表8-3-13位并行A/D轉(zhuǎn)換器輸入與輸出關(guān)系對照表※第十五頁，共三十七頁，2022年，8月28日15+－C7C11DQ7+－C6C11DQ6+－C5C11DQ5+－C4C11DQ4+－C3C11DQ3+－C2C11DQ2+－C1C11DQ1線優(yōu)先編碼器8/3???????????????????RRRRRRRR/2VREFvI115VREFVREF1315315VREFVREF1115CPD1D0D2C01C02C03C04C05C06C07I1I2I3I4I5I6I78/3線優(yōu)先編碼器：輸入高電平有效；優(yōu)先級別：I7→I1；三位原碼輸出。VREF915VREF715VREF515VI=8VREF/151111000仍設(shè)輸入電壓VI=8VREF/15對I4=1編碼→100001看另外一張圖：※第十六頁，共三十七頁，2022年，8月28日163、電路特點：在并行A/D轉(zhuǎn)換器中，輸入電壓vI同時加到所有比較器的輸入端。如不考慮各器件的延遲，可認為三位數(shù)字量是與vI輸入時刻同時獲得的。所以它的轉(zhuǎn)換時間最短。（幾十納秒）

缺點：電路復(fù)雜，如三位ADC需7個比較器、7個觸發(fā)器、8個電阻。位數(shù)越多，電路越復(fù)雜。為了解決提高分辨率和增加元件數(shù)的矛盾，可以采取分級并行轉(zhuǎn)換的方法。單片集成并行比較型A/D轉(zhuǎn)換器的產(chǎn)品很多，如AD公司的AD9012(TTL工藝8位)、AD9002(ECL工藝，8位)、AD9020(TTL工藝，10位)等?！谑唔?，共三十七頁，2022年，8月28日17若天平有四個砝碼共重15克，每個重量分別為8、4、2、1克。設(shè)待秤重量Wx=13克，可以用下表步驟來秤量：砝碼重第一次第二次第三次第四次加4克加2克加1克8克砝碼總重<待測重量Wx，故保留砝碼總重仍<待測重量Wx，故保留砝碼總重>待測重量Wx，故撤除砝碼總重＝待測重量Wx，故保留暫時結(jié)果8克12克12克13克結(jié)論8.3.3逐次比較型A/D1.工作原理:類似用天平秤重?！谑隧摚踩唔?，2022年，8月28日181)寄存器清零2)啟動負脈沖CP1移位寄存器最高位置1，其它位置0。經(jīng)數(shù)碼寄存器將100…0D/A轉(zhuǎn)換器輸出vo=VREF/2。，8-3-41．組成框圖：

2．工作過程：※設(shè)I=6.84VVREF=-10V=5V100………0100………0000………0第十九頁，共三十七頁，2022年，8月28日193)vo與vI比較，若vI≥VREF/2電壓比較器輸出1若vI<VREF/2電壓比較器輸出0存于寄存器的Dn-1位8-3-4※I=6.84V11VREF=-10V=5V＞5V1第二十頁，共三十七頁，2022年，8月28日204)CP2移位寄存器次高位置1，其它低位置0，經(jīng)數(shù)碼寄存器將*100…0D/A轉(zhuǎn)換器輸出vo=(3/4)VREF=7.5V，8-3-4※010………0=7.5V110………0I=6.84VVREF=-10V1第二十一頁，共三十七頁，2022年，8月28日21vo與vI比較，5)再將決定寄存器次高位Dn-2，8-3-4※＜7.5VI=6.84VVREF=-10V=7.5V010………依次類推得到輸出數(shù)字量。第二十二頁，共三十七頁，2022年，8月28日22圖8-3-58位逐次比較型A/D轉(zhuǎn)換器波形圖設(shè)vI=6.84V，VREF=-10V由此可見，經(jīng)8個時鐘周期，得到A/D轉(zhuǎn)換的結(jié)果：D7~D0為10101111該數(shù)字量對應(yīng)的模擬電壓為6.835937相對誤差僅為0.06%8-3-5※即完成一次轉(zhuǎn)換需要的時間：t=n?TCPTCP：時鐘脈沖周期逐次逼近A/D轉(zhuǎn)換器的特點：轉(zhuǎn)換精度高，轉(zhuǎn)換速度較慢。第二十三頁，共三十七頁，2022年，8月28日23對輸入模擬電壓和參考電壓分別進行兩次積分，把輸入電壓的平均值轉(zhuǎn)換成與之成正比的時間間隔，然后利用時鐘脈沖和計數(shù)器測出此時間間隔，則，計數(shù)結(jié)果即為相應(yīng)的數(shù)字信號。8.3.4雙積分型A/D轉(zhuǎn)換器屬于間接型A/D(電壓-時間變換型，即V-T型)基本原理:※第二十四頁，共三十七頁，2022年，8月28日241．電路組成：Qn=0，S1接A端1，S1接B端積分器（A）過零比較器（c）時鐘控制門（G）n位二進制計數(shù)器（FF0~FFn-1）定時器FFn※8-3-6受控開關(guān)第二十五頁，共三十七頁，2022年，8月28日25（1）準備階段:控制電路提供清零信號，計數(shù)器清零，S2閉合，電容C放電至0，S2再開啟。（2）第一階段：定時積分（對VI積分）：t=0

時刻，Qn=0→S1接通A端，積分器從0開始負向積分，－過零比較器輸出高電平與門開啟計數(shù)器從0開始計數(shù)；

※8-3-62．工作過程：以vI為正直流電壓為例第二十六頁，共三十七頁，2022年，8月28日26第一次積分結(jié)束時，積分器的輸出電壓第一次積分時間為t=T1=2nTc經(jīng)2n個時鐘脈沖后，計數(shù)器FF0~FFn-1清零→定時器輸出Qn=1→開關(guān)S1接通B端。——第一階段結(jié)束?！?-3-6第二十七頁，共三十七頁，2022年，8月28日27即有：t=t1

時，S1接通B端，積分器對-VREF從VP開始正向積分，同時，計數(shù)器又從0開始計數(shù)（因為仍有vo＜0→vc=1），當(dāng)t=t2

時vo≥0→vc=0→時鐘控制門G關(guān)閉→計數(shù)器停止計數(shù)。（3）第二階段：定壓積分（對-VREF積分）：※8-3-6第二十八頁，共三十七頁，2022年，8月28日28——與輸入模擬量成正比T2=Tc設(shè)此期間計數(shù)器累計的時鐘脈沖數(shù)為即則第二次積分時間為中間變量T2=t2–

t1※8-3-6第二十九頁，共三十七頁，2022年，8月28日29（4）休止階段：第二次積分結(jié)束，控制電路又使開關(guān)S2閉合，電容C放電，積分器回0，電路再次進入準備階段，等待下一次轉(zhuǎn)換。3、工作波形：※8-3-7第三十頁，共三十七頁，2022年，8月28日304、說明：1）若取VREF=2n伏，則4）上述電路僅為基本電路，沒有包括控制電路等。即計數(shù)器所計的數(shù)在數(shù)值上等于被轉(zhuǎn)換的模擬電壓。※2）VREF與VI極性必須相反；3）VI＜VREF電路才能正常工作，否則計數(shù)器將溢出。第三十一頁，共三十七頁，2022年，8月28日312）由于兩次相反的積分采用同一積分器，所以元件參數(shù)變化對轉(zhuǎn)換精度的影響可以忽略。5