數(shù)字電路復(fù)習(xí)指導(dǎo)2015

邏輯代數(shù)基礎(chǔ)一、本章知識(shí)點(diǎn)1.碼制定義、碼的表示方法。BCD碼的定義、常用BCD碼特點(diǎn)及表示十進(jìn)制數(shù)的方法2.邏輯代數(shù)的基本公式和常用公式。掌握邏輯代數(shù)的基本公式和常用公式3.邏輯代數(shù)的三個(gè)基本定理。定義、應(yīng)用4.邏輯函數(shù)的表示方法及相互轉(zhuǎn)換。5.邏輯函數(shù)最小項(xiàng)之和的標(biāo)準(zhǔn)形式。6.邏輯函數(shù)的化簡。公式法化簡邏輯函數(shù)卡諾圖法化簡邏輯函數(shù)的基本原理及化簡方法二、例題1.BCD碼和十進(jìn)制數(shù)相互轉(zhuǎn)換根據(jù)BCD碼的編碼規(guī)則，四位一組對(duì)應(yīng)十進(jìn)制數(shù)。(1)余3碼=（263）10(2)596）10=8421碼2.分別求下列函數(shù)的對(duì)偶式Y(jié)‘和反函數(shù)(1)(2)3.寫出函數(shù)的與非-與非式。4.將下列函數(shù)展成最小項(xiàng)之和的標(biāo)準(zhǔn)形式(1)Y=(2)5.假設(shè)開關(guān)閉合用1表示，開關(guān)斷開用0表示，電燈亮用1表示，不亮用0表示，試寫出圖示開關(guān)電路的真值表和邏輯表達(dá)式。解答：略6.用公式法化簡下列函數(shù)(1)(2)7.用卡諾圖化簡下列邏輯函數(shù)(1)(2)(3)

第二章門電路一、本章重點(diǎn)1.各類門電路的符號(hào)及功能。2.TTL電路的外特性及其應(yīng)用。3.CMOS電路的外特性及其應(yīng)用。二、本章知識(shí)點(diǎn)(一)基本概念1.熟練掌握各種門電路的功能及邏輯符號(hào)。2.熟記TTL、CMOS門的主要電氣參數(shù)（高低電平的典型值、轉(zhuǎn)折電壓值）。3.正確理解噪聲容限的概念。4.正確理解哪些TTL門電路可以將輸出端并聯(lián)使用。5.正確理解門電路多余輸入端的處理方法（應(yīng)該接什么邏輯電平）。6.熟練掌握TTL門電路輸入端的負(fù)載特性，開門電阻值、關(guān)門電阻值，會(huì)判斷輸入端在接不同負(fù)載電阻時(shí)所對(duì)應(yīng)的相應(yīng)邏輯值。7.熟練掌握TTL門電路的輸入端、輸出端電壓電流關(guān)系特性（在輸入高、低電平時(shí)相應(yīng)的電流方向及大?。?。8.熟練掌握門輸出端連接同類門的最多個(gè)數(shù)的計(jì)算方法。(二)簡要分析熟練掌握各種功能門電路的邏輯功能。熟練掌握TTL門電路輸入端的負(fù)載特性、輸入/輸出端的電壓電流關(guān)系特性，會(huì)判斷各種情況下輸入端的邏輯值。熟練掌握集電極開路門的線與結(jié)構(gòu)、三態(tài)門工作狀態(tài)的判斷、CMOS傳輸門工作狀態(tài)的判斷。在掌握以上知識(shí)點(diǎn)的前提下，具備以下分析能力：1.根據(jù)各種門電路的給定接法，寫出相應(yīng)的輸出邏輯表達(dá)式。2.根據(jù)各種門電路的給定接法，求出相應(yīng)的輸出邏輯值。3.根據(jù)各種門電路的給定接法、及輸入波形，畫出相應(yīng)的輸出波形。4.根據(jù)給定的門電路的輸入、輸出參數(shù)，計(jì)算能最多驅(qū)動(dòng)多少個(gè)門?；蛴?jì)算其它參數(shù)。三、例題1.已知圖示TTL門電路的輸入端波形，試分別畫出Y1、Y2、Y3、Y4的輸出波形。解：波形如圖所示2指出下圖中由TTL門電路組成的邏輯電路的輸出是什么（高電平、低電平、高阻）？解：Y1=低電平Y(jié)2=高電平Y(jié)3=高阻Y4=高電平3.下圖電路均由TTL門組成，RON=2K，ROFF=0.7K，試分別寫出輸出函數(shù)的表達(dá)式。解：4.已知CMOS邏輯電路如圖所示，試寫出輸出邏輯函數(shù)Y1、Y2的表達(dá)式。解：5.TTL門電路如圖所示。(1)圖中多余輸入端B應(yīng)接。(2)為使圖中電路F1=f(A,C)正常工作，該電路是否還有錯(cuò)誤？為什么？如有錯(cuò)誤，請改正。在上述（1）、（2）問題解決后：(3)如A=1、C=0，1門輸出Y，F(xiàn)1=；如A=1、C=1，1門輸出Y，F(xiàn)1=；解：(1)圖中多余輸入端B應(yīng)接低電平。(2)或非門輸入端通過10K電阻接地，相當(dāng)于常接高電平，封鎖了或非門，使它出低電平，與A、C無關(guān)了。因此，為使圖中電路F1=f(A,C)正常工作，該電路確實(shí)有錯(cuò)誤。改正：把10K電阻改換為小于700Ω的電阻即可。(3)如A=1、C=0，1門輸出Y0，F(xiàn)1=1；如A=1、C=1，1門輸出Y高阻，F(xiàn)1=0；6.在圖示電路中，當(dāng)開關(guān)S閉合時(shí)，要求門電路的輸入電壓VIL<0.4V；當(dāng)S斷開時(shí)，要求門電路的輸入電壓VIH>4V。G1~G3為74LS系列TTL門，輸入電流IIL=-0.4mA、IIH=20μA，試求電阻R1、R2的最大允許值。解：1)開關(guān)S閉合時(shí)，輸入低電平…….=1\*GB3①2)開關(guān)S斷開時(shí)，輸入高電平……..=2\*GB3②由=1\*GB3①和=2\*GB3②式得R1<250Ω，R1+R2<12500Ω所以，R1最大250Ω，R2最大12500Ω推廣：(1)如門改成與非門、或非門后如何計(jì)算？(2)如門的個(gè)數(shù)改變后如何計(jì)算？(3)如門的輸入端個(gè)數(shù)改變后如何計(jì)算？7.在圖示電路中，已知門的輸入電流為IIL=-1.6mA、IIH=40μA，輸出電流IOL(max)=16mA、IOH(max)=-0.4mA，計(jì)算門Gm能驅(qū)動(dòng)多少同樣的或非門。解：見習(xí)題推廣：(1)如負(fù)載門改成非門、與非門后如何計(jì)算？(2)如門的輸入端個(gè)數(shù)改變后如何計(jì)算？

第三章組合邏輯電路一、本章知識(shí)點(diǎn)(一)概念1.組合電路：電路在任一時(shí)刻輸出僅取決于該時(shí)刻的輸入，而與電路原來的狀態(tài)無關(guān)。電路結(jié)構(gòu)特點(diǎn)：只有門電路，不含存儲(chǔ)（記憶）單元。2.編碼器的邏輯功能：把輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。優(yōu)先編碼器：幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。3.譯碼器的邏輯功能：輸入二進(jìn)制代碼，輸出高、低電平信號(hào)。顯示譯碼器：半導(dǎo)體數(shù)碼管(LED數(shù)碼管)、液晶顯示器(LCD)4.數(shù)據(jù)選擇器：從一組輸入數(shù)據(jù)中選出某一個(gè)輸出的電路，也稱為多路開關(guān)。5.加法器半加器：不考慮來自低位的進(jìn)位的兩個(gè)1位二進(jìn)制數(shù)相加的電路。全加器：帶低位進(jìn)位的兩個(gè)1位二進(jìn)制數(shù)相加的電路。超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路比較復(fù)雜，但其速度快。6.數(shù)值比較器：比較兩個(gè)數(shù)字大小的各種邏輯電路。7.組合邏輯電路中的競爭一冒險(xiǎn)現(xiàn)象競爭：門電路兩個(gè)輸入信號(hào)同時(shí)向相反跳變(一個(gè)從1變0，另一個(gè)從0變1)的現(xiàn)象。競爭-冒險(xiǎn)：由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。消除競爭一冒險(xiǎn)現(xiàn)象的方法：接入濾波電容、引入選通脈沖、修改邏輯設(shè)計(jì)(二)組合邏輯電路分析熟練掌握：由門、譯碼器、數(shù)據(jù)選擇器、ROM等器件構(gòu)成的組合電路的分析方法。(三)組合邏輯電路設(shè)計(jì)熟練掌握：由門、譯碼器、數(shù)據(jù)選擇器、ROM等器件設(shè)計(jì)組合電路的方法。注：ROM構(gòu)成組合電路的方法見第七章設(shè)計(jì)步驟：1.邏輯抽象，列真值表設(shè)計(jì)要求----文字描述的具有一定因果關(guān)系的事件邏輯要求---真值表(1)設(shè)定變量--根據(jù)因果關(guān)系確定輸入、輸出變量；(2)狀態(tài)賦值：定義邏輯狀態(tài)的含意輸入、輸出變量的兩種不同狀態(tài)分別用0、1代表。(3)列真值表2.由真值表寫出邏輯函數(shù)式真值表→函數(shù)式(有時(shí)可省略)3.選定器件的類型可選用小規(guī)模門電路、中規(guī)模常用組合邏輯器件或存儲(chǔ)器、可編程邏輯器件4.邏輯式化簡或變換式(1)用門電路進(jìn)行設(shè)計(jì)：從真值表→卡諾圖/公式法化簡(2)用中規(guī)模常用組合電路設(shè)計(jì)：把函數(shù)式變換為與所用器件邏輯表達(dá)式相似的形式(3)使用存儲(chǔ)器、可編程邏輯器件設(shè)計(jì)組合電路5.畫出邏輯圖原理性設(shè)計(jì)(邏輯設(shè)計(jì))完成。二、例題1.組合電路如圖所示，分析該電路的邏輯功能。ABCL00000101001110010111011101111110解：(1)由邏輯圖逐級(jí)寫出邏輯表達(dá)式(2)化簡與變換(3)由表達(dá)式列出真值表(4)分析邏輯功能由真值表可知，當(dāng)A、B、C三個(gè)變量不一致時(shí)，電路輸出為“1”，所以這個(gè)電路稱為“不一致電路”。2.第四版書P179圖T3.3、圖T3.4、P401圖P7.7等組合電路的分析3.設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。要求：(1)用門電路實(shí)現(xiàn)；(2)用3-8線譯碼器實(shí)現(xiàn)；(3)用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)；(4)用ROM設(shè)計(jì)。解：(1)用門電路實(shí)現(xiàn)=1\*GB3①邏輯抽象輸入變量：R、A、G，紅、黃、綠燈；燈亮為1，不亮為0。輸出變量：Z--故障信號(hào)，正常工作Z為0，發(fā)生故障Z為1。真值表R真值表RAGZ00000101001110010111011110010111=2\*GB3②寫出函數(shù)式并化簡經(jīng)卡諾圖化簡得：=3\*GB3③畫出電路圖(2)用3-8線譯碼器實(shí)現(xiàn)=1\*GB3①標(biāo)準(zhǔn)與或式=2\*GB3②化成與非-與非式=3\*GB3③設(shè)R=A2、A=A1、G=A0則=4\*GB3④畫連線圖(3)用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)=1\*GB3①標(biāo)準(zhǔn)與或式S=1時(shí)4選1=2\*GB3②確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系令A(yù)=A1，G=A0則：=3\*GB3③畫連線圖(4)用ROM設(shè)計(jì)=1\*GB3①標(biāo)準(zhǔn)與或式=2\*GB3②畫點(diǎn)陣圖4.分別用74LS153(4選1數(shù)據(jù)選擇器)和74LS152(8選1)實(shí)現(xiàn)函數(shù)F=AB+BC+AC。解：(1)用4選1數(shù)據(jù)選擇器來設(shè)計(jì)①標(biāo)準(zhǔn)與或式數(shù)據(jù)選擇器②確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系令A(yù)1=A,A0=B則D0=0D1=D2=CD3=1③畫連線圖(2)用8選1數(shù)據(jù)選擇器來實(shí)現(xiàn)①標(biāo)準(zhǔn)與或式8選1數(shù)據(jù)選擇器：②確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系令A(yù)=A2，B=A1，C=A0D3=D5=D6=D7=1D0=D1=D2=D4=0③畫圖

第四章觸發(fā)器一、本章知識(shí)點(diǎn)1.掌握觸發(fā)器的邏輯功能（其中JK觸發(fā)器邏輯功能最強(qiáng)）。2.掌握觸發(fā)器的特性方程。3.觸發(fā)器的相互轉(zhuǎn)換方法（JK、D轉(zhuǎn)換成其它類型觸發(fā)器）。4.掌握J(rèn)K、D觸發(fā)器的動(dòng)作特點(diǎn)（主從、邊沿、維持阻塞觸發(fā)器）。5.掌握由JK、D觸發(fā)器等構(gòu)成的電路分析及工作波形繪制。二、例題1.JK觸發(fā)器的觸發(fā)信號(hào)和輸入信號(hào)如圖所示。試畫出Q1端的輸出波形。（所有觸發(fā)器的初態(tài)為0）解：2.用邊沿D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號(hào)和輸入信號(hào)，試畫出Q1、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）

第五章時(shí)序邏輯電路一、本章知識(shí)點(diǎn)1.時(shí)序邏輯電路通常由組合電路和存儲(chǔ)電路兩部分組成，而存儲(chǔ)電路是必不可少的。2.時(shí)序邏輯電路邏輯功能特點(diǎn)：任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，且取決于電路原來的狀態(tài)。3.米利、穆爾型(MealyMoore)時(shí)序邏輯電路的概念。4.熟練掌握由中規(guī)模時(shí)序集成電路構(gòu)成N進(jìn)制計(jì)數(shù)器的分析方法。5.熟練掌握根據(jù)單片集成計(jì)數(shù)器的功能表構(gòu)成N進(jìn)制計(jì)數(shù)器的方法(置0法、置數(shù)法、74LS160、74LS161、74LS162，注意同步、異步的區(qū)別)二、舉例1.分別用置數(shù)法和置0法將十進(jìn)制計(jì)數(shù)器74LS160接成九進(jìn)制計(jì)數(shù)器。解：置數(shù)法置0法2.由4位同步二進(jìn)制計(jì)數(shù)器74LS163組成的可變進(jìn)制計(jì)數(shù)器如圖所示。試分析當(dāng)控制變量A為1和0時(shí)電路各為幾進(jìn)制計(jì)數(shù)器，并畫出狀態(tài)轉(zhuǎn)換圖。(74LS163)解：A=1時(shí)，電路為十四進(jìn)制計(jì)數(shù)器；A=0時(shí)，電路為十進(jìn)制計(jì)數(shù)器A=1時(shí),狀態(tài)轉(zhuǎn)換圖A=0時(shí),狀態(tài)轉(zhuǎn)換圖3.用雙向移位寄存器74LS194組成的時(shí)序電路如圖所示。試畫出狀態(tài)轉(zhuǎn)換圖，分析其功能。解：194接成是的右移模式，右移的輸入信號(hào)為：，所以是以下狀態(tài)轉(zhuǎn)移圖：扭環(huán)形計(jì)數(shù)器第六章脈沖波形的產(chǎn)生和整形一、本章知識(shí)點(diǎn)1.了解用CMOS門構(gòu)成的施密特電路的分析與計(jì)算。2.了解微分型和積分型二種單穩(wěn)態(tài)電路的比較，前者波形好但抗干擾差，后者波形差但抗干擾好。3.了解晶體振蕩器的振蕩頻率等于晶體的固有頻率。4.了解占空比的定義。5.熟練掌握用施密特電路構(gòu)成的多諧振蕩器的分析。6.熟練掌握555定時(shí)器構(gòu)成的施密特電路的分析與計(jì)算。7.熟練掌握555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路的分析與計(jì)算。8.熟練掌握555定時(shí)器構(gòu)成的多諧振蕩器的分析與計(jì)算。二、例題1.在施密特電路，單穩(wěn)態(tài)電路和多諧振蕩器三種電路中，沒有穩(wěn)態(tài)的電路是，有一個(gè)穩(wěn)態(tài)的電路是，有二個(gè)穩(wěn)態(tài)的電路是，工作過程中不需要外觸發(fā)信號(hào)的電路是。解：依次為：多諧振蕩器，單穩(wěn)態(tài)電路，施密特電路及多諧振蕩器。2.用施密特觸發(fā)器構(gòu)成的電路如圖所示，設(shè)VT+>VT-，R1>R2。（1）說明電路功能（2）畫出輸出電壓波形（3）說明輸出的高電平寬度和低電平寬度各由那些電容、電阻決定。3.圖示電路。問：（1）這三個(gè)電路的功能（2）分別畫出輸出電壓的波形，輸出電壓的由那些參量決定（3）圖c中A線的作用4.下圖是延遲報(bào)警器。當(dāng)開關(guān)S斷開后，經(jīng)一定的延遲時(shí)間后揚(yáng)聲器發(fā)聲。試求延遲時(shí)間的具體數(shù)值和揚(yáng)聲器發(fā)出聲音的頻率。圖中G1是CMOS反相器，輸出的高、低電平分別為12V和0V。解：左邊定時(shí)器接成了施密特電路，右邊定時(shí)器接成了振蕩器。當(dāng)開關(guān)斷開后電容C充電，充至?xí)r反相器G1輸出高電平，振蕩器開始振蕩。故延遲時(shí)間為揚(yáng)聲器發(fā)出聲音頻率為：推廣：該題有如下幾種演變情況，請思考如何分析。1.左邊定時(shí)器接成單穩(wěn)態(tài)電路，右邊不變。2.左邊定時(shí)器接成低頻振蕩器，右邊定時(shí)器接成高頻振蕩器。3.右邊接成單穩(wěn)態(tài)電路，左邊不變。

第七章半導(dǎo)體存儲(chǔ)器一、本章知識(shí)點(diǎn)1.存儲(chǔ)器的分類及每種類型的特點(diǎn)掩模ROM：信息出廠時(shí)已固化在里面,用戶無法更改。ROMPROM：信息由用戶寫入，只能寫一次，不能改寫。存儲(chǔ)器EPROM：信息由用戶寫入，可用光擦除后重寫。存儲(chǔ)器E2PROM：信息由用戶寫入，可用電擦除后重寫。RAMSRAM：靠觸發(fā)器存儲(chǔ)信息，不需刷新。DRAM：利用MOS管柵電容存儲(chǔ)信息，需要刷新。2.掌握存儲(chǔ)器電路的結(jié)構(gòu)框圖，對(duì)框內(nèi)具體情況有一個(gè)大概的了解3.了解存儲(chǔ)器相關(guān)名詞術(shù)語，如地址數(shù)、字?jǐn)?shù)、字長、數(shù)據(jù)線及容量等4.掌握用ROM構(gòu)成組合邏輯函數(shù)的方法及ROM構(gòu)成的組合電路的分析。二、例題1.已知某存儲(chǔ)器標(biāo)有1K×4字樣，回答下列問題：（1）該存儲(chǔ)器有幾條地址線？（2）該存儲(chǔ)器能存儲(chǔ)多少個(gè)字？（3）每個(gè)字長是幾位？（4）該存儲(chǔ)器有幾條數(shù)據(jù)線？（5）該存儲(chǔ)器的容量是多少位？答：（1）10條地址線。（2）1024個(gè)字。（3）4位（4）4條（5）4096位2.ROM由哪幾部分組成？各部分的作用是什么？答：ROM由地址譯碼器、存儲(chǔ)矩陣及輸出緩沖器三部分組成。地址譯碼器的作用是將輸入地址碼譯成相應(yīng)的控制信號(hào)，該控制信號(hào)從存儲(chǔ)矩陣中把對(duì)應(yīng)單元的信息送到輸出。存儲(chǔ)矩陣的作用是存儲(chǔ)二進(jìn)制信息。輸出緩沖器作用有二個(gè)。一是提高負(fù)載能力，二是實(shí)現(xiàn)對(duì)輸出的三態(tài)控制。3.哪些類型的ROM可用來設(shè)計(jì)組合電路？組合電路的輸入變量及輸出變量如何安排？答：EPROM、E2PROM及FlashMemory都可以用來設(shè)計(jì)組合電路。輸出變量安排在ROM的地址端，輸出變量安排在數(shù)據(jù)端。4.根據(jù)存儲(chǔ)數(shù)據(jù)原理的不同，RAM可分為哪幾種？它們存儲(chǔ)數(shù)據(jù)的原理分別是什么？答：可分為靜態(tài)RAM和動(dòng)態(tài)RAM兩種。靜態(tài)RAM靠觸發(fā)器存儲(chǔ)數(shù)據(jù)。動(dòng)態(tài)RAM是利用MOS管柵極電容存儲(chǔ)電荷的原理制成的。5.圖示電路是用ROM組成的邏輯電路，分析其功能。ABCSZ0000010100111001011101110010100110010111解：S=m1+m2+m4+m7Z=m3+m5+m6+m7該電路是全加器

*第八章可編程邏輯器件一、本章知識(shí)點(diǎn)PLD，PAL，GAL，F(xiàn)PGA，CPLD（P445下）的中文含義是什么。PAL編程的組合電路、時(shí)序電路分析用PAL設(shè)計(jì)組合電路、時(shí)序電路二、例題1.分析下圖由PAL構(gòu)成的組合邏輯電路，輸入A1,A0;B1,B0;輸出Y3,Y2,Y1,Y0;試分析電路,畫出真值表，總結(jié)電路功能。自行計(jì)算真值表；功能：

2.分析下圖由PAL構(gòu)成的時(shí)序邏輯電路，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程，畫出電路的（Q3Q2Q1）狀態(tài)轉(zhuǎn)換圖。自行計(jì)算狀態(tài)表。狀態(tài)圖見下功能:M=0→六進(jìn)制計(jì)數(shù)器;M=1→三進(jìn)制計(jì)數(shù)器3.用圖示PAL設(shè)計(jì)下列邏輯函數(shù)。解答：整理為第九章數(shù)-模和模-數(shù)轉(zhuǎn)換一、本章知識(shí)點(diǎn)1.權(quán)電阻、倒T形D/A轉(zhuǎn)換器的原理。2.D/A轉(zhuǎn)換器VO的計(jì)算，考慮線性誤差后VO的實(shí)際范圍。3.A/D轉(zhuǎn)換