EDA基于VHDL語言的出租車計價器課程設計

得得評卷教師EDA程設計VHDL與技術專 業(yè)： 電子信息工程號：word摘要FPGAEDAFPGA、里、等待間考慮到業(yè)特殊注重把思路加入到中FPGAVHDL語言其具有移植加于產(chǎn)品升級。關鍵詞Abstractpaperdescribestheuseofasinglechipforthedesignofaccounting-feemachine,mainlyonhowtousetheemergingdesignedtoreplacetraditionalmethods,usingtheprogrammableFPGA,conciseandchangingthedesigntoshortenthedevelopmentsothataccounting-feemachineinasmallermorepowerful.Thedesignandimplementationoftheaccounting-feemachineforsomebasicfunctions,includingbillingstartingprice,drivingmetered,thewaitingtimebilling,takingintoaccountthespecialnatureofsomeofthetopaymoreattentiontoanumberofnewIdeasintothedesign.MainlyincludingtheuseoftheFPGAchip,theuseofVHDLprogramming,soastomakeitastrongertransplanted,andmoreconducivetoproductupgrades.y:VHDaccounting-feemachinFPGAword錄言一二、總體仿真五部分 硬件調(diào)試、引腳鎖定二、硬件驗證情況總結致謝參考文獻附電路圖、電路二、 圖三、 仿真圖附程序代碼、 頂層件二、 控模塊二、 顯示模塊word前 言隨著出租車行業(yè)的發(fā)展，對出租車計費器的要求也越來越高。二十世紀后半期，隨著集成電路和計算機技術的飛速發(fā)展，數(shù)字系統(tǒng)也得到了飛速發(fā)展，其實現(xiàn)方法經(jīng)歷了由分立元件、 、 到 、 以及 微處理器和專業(yè)集成電路 逐漸取代了通用全硬件 電路，而 以其體積小、重量輕、功耗低、速度快、成本低、保密性好而脫穎而出。目前，業(yè)界大量可編程邏輯器件 ，尤其是現(xiàn)場可編程邏輯器件 被大量地應用在 的制作當中。在可編程集成電路的開發(fā)過程中，以計算機為工作平臺，了應用電技術、計算機技術、技術成的電計自技術要行方的計工作計電電路計以及 計理的可編程邏輯開發(fā)系統(tǒng)大量的計要求同的器件，在平臺行，提用的界，的。EDA技術ElectronicDesignAutomation技術是EDAHDHardwareDdscriptione成的計文件，自地成邏輯編、、分、、以及邏輯和，實現(xiàn)的電路系統(tǒng)功。在硬件實現(xiàn)方了大集成電路制技術、計、ASIC和、FPGA(GieldPeogrammableGateLogicDevice)編程和自技術。VHDL的文全yhddte,TheInstituteofElectricalandElectronicsEngineets發(fā)展，在1987作為“1076”公VHDL成為硬件的業(yè)界標準之。word文檔可自由復制編輯、目的、專業(yè)、本技能去分析解決程技術際問題提高綜合素質使成程應型合格人才故進行《EDA技術及應》課程。幫助全面熟悉、VHDL語言本掌握利VHDL語言對常組合邏電路時序邏電路程把程際結合起來熟悉調(diào)試程序技巧掌握分析結果若干有效方法進一步提高上機動手能力使綜合電路能力成提供資料慣規(guī)范程。二、系統(tǒng)一個簡單滿足活需功能出租車費器。三、功能描述車以內(nèi)3km后km2元車費一次累加。當遇到紅燈或客戶需要停車等待時則按時間費費單價20s1元。要2位數(shù)碼管顯示里程2位數(shù)碼管顯示費。四、補充說明(1).現(xiàn)費器預置功能時收費等。(2).以模擬汽車行駛、停止、暫停等狀態(tài)并根據(jù)不同狀態(tài)進行費。以十進顯示出租車行駛路程與車費。word2.1、顯位掃描顯示時鐘信號控程模開始信號制塊模暫停信號費塊停止信號同時還讀取外部開關控信號，提供當前顯信號與顯位選信號，從而周期性交替顯/費信息。程功能并產(chǎn)生里程信號，時在停狀態(tài)完成時是設核心與難點，涉及到多種時鐘信號，并多種限次高速發(fā)生向一組級聯(lián)十進數(shù)提供不同費率信號、停開關狀態(tài)、當前費結果等信號，綜合考慮，挑選適合次數(shù)，從而實現(xiàn)不同條件不同費。相應數(shù)據(jù)當前選中數(shù)字，頂層根據(jù)顯示數(shù)據(jù)類型變換信號進行選擇，傳輸給顯。顯實驗箱上四個七段數(shù)碼管、程序寫一個七段數(shù)碼管譯碼程序組成。wordStarStar啟動起步：3元3公里內(nèi)超3公里2元/公里停等待時1元/0秒Pause顯金額及駛里程Stop停止零金額里程2.2ispLEVERVHDL、調(diào)參數(shù)終確定word、程費3.2ClkClkMoneyStartStopDistancePause3.1。器量為99，滿量動歸零；器量為99元，滿量動歸零。據(jù)送入顯進行譯碼，最后別送至以和元為單位對應據(jù)管上顯。二、顯示顯3.31KHzClk1KHzClkMoneyDistanceSeg0Seg1Seg2Seg3Seg4Seg5Seg6Scan0Scan1Scan2Scan33.2顯word3Cnt]a]203，00、控制模塊3.3ClkClkScan[0:3]StartStopDistance1Seg[0:6]3.33Clkt，Pause,Stop,Scan[0:3]Seg[0:7],Distance1、動態(tài)擇其送行譯最后送至十元、元單對應上最大99元；送行最后送至以公里單上最大99公里。word、計程計費模塊4.1Start333211停止信號(Stop)時1時清零。如4.1所示。二、總體4.2總體2tkznSeg[6:0]即數(shù)碼管顯示碼根據(jù)數(shù)據(jù)序代碼見附錄序Display部分。word、引腳鎖定5.15.1二、驗證情況結果完全符合求。通過仿真明常地行駛里程和乘客付費用符合預費標準和功能求5.2word a.57元 b.69元c.7元 9元圖5.2實驗箱實踐結果word總結EDA、暫等功并態(tài)掃描電路顯示數(shù)暫時若VHDL力強是層次FPGA件速度快使用方便便于等特點本于時間有限和驗欠缺不足之處還望老師予以指正。在這段時間里次熟悉和增強VHDL語言基本知識VHDL語言對常用組邏電路和時邏電路把和實際結起來VHDL硬件描述語言打破硬件和軟件人員之間互不干涉界限以使用語言形式來數(shù)字硬件結構、為描述直數(shù)字電路硬件通過、下載該芯片具備原來需要使用雜數(shù)字電路實現(xiàn)功；更加解和加深對和技巧步提高手力培養(yǎng)使用綜電路力養(yǎng)提供習慣和規(guī)范思想。單塊實現(xiàn)其功學會通過原理圖或頂層件把各模塊連而實現(xiàn)對注重不僅是把理論知識鞏固而且應把理論通過對源代碼發(fā)現(xiàn)些易忽略節(jié)考驗的是思維邏力對知識靈活應用當精神是不或缺時間不長要達要學會集眾人之精華還要于利用有具為己服務開拓思維。在時不妄想次就將整好反、不斷是注釋好習慣美與否不僅僅是實現(xiàn)功而應該思路這樣也為保存和交流提供方便；在過中問記錄下來并析清楚以免下次碰到。word致謝EDA、突勞動成果喜悅心情發(fā)平時足和薄弱環(huán)節(jié)而加彌補。經(jīng)意間,段間已經(jīng)接近尾聲到種思維很嚴密報告定要按照老師給要求和驟走去動手之總總框架圖樣至于手忙亂或者丟三落四。老師.老師循循善誘教導和拘格路給予無盡啟迪此感謝對幫助謝謝你對幫助和支持讓感受到友誼每細節(jié)和每數(shù)據(jù)離老師您細心指導而您朗性和寬容態(tài)度幫助夠很順利完成word《EDA技術與VHDL》潘松黃繼業(yè)著 清華大學出版社《EDA實用技術》宋嘉玉孫麗霞著 人民郵電出版社《VHDL電路設計實用技術》齊洪喜陸穎著 清華大學出版社《EDA實用技術及應用》劉艷萍高振斌李志軍著 國防工業(yè)出版社《EDA北京理工大學出版社《EDAwordA bbcbce Pa_n Dgde Pa_gdt I fi SDDea bc de fgCVo y Dmo MSCnI fDea bc de fgCVmC1234567812345678ggs sggs sgsgsgsa 01gss s s sggsgsgssbce Pa_bc_n Dgde Pat fi SDDea bc de fgCVo y Dgdmo MSn fCDabec de gCVmC1234567812345678gsgsgsgsgsgsgs sa 01gs s sgsgsgsgssgsAsgg8L7s7gs7ggs s17gs6s s s s666546666555557476777879708182838487776666CD3666555555251505Iklc5767778797081828384123456789VNG352515054 949487847464542NG3 443456789D1Lsk1klciD414049383736353011131111415CDN16171819102VNsGip4222222335678901243384746454443424140493837363534333111111112222222222333SWSSSS1SWS2SWSword制編輯word制編輯、圖word制編輯、3D仿真圖word制編輯word制編輯B 、頂層文件libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitytopisport(clk:INSTD_LOGIC;start:INSTD_LOGIC;stop:INSTD_LOGIC;pause:INSTD_LOGIC;std_logic;scan:outstd_logic_vector(3downto0);seg7:outstd_logic_vector(6downto0));endtop;architecturetttoftopiscomponenttaxiport(clk:INSTD_LOGIC;start:INSTD_LOGIC;stop:INSTD_LOGIC;pause:INSTD_LOGIC;money:OUTINTEGERRANGE0TO29;distance:OUTINTEGERRANGE0TO29);word制編輯endcomponent;componentdecoderport(clk1khz:instd_logic;money_in:inintegerrange0to29;distance_in:inintegerrange0to29;scan:outstd_logic_vector(3downto0);seg7:outstd_logic_vector(6downto);endcomponent;signalmoney1:integerrange0to29;signaldistance1:integerrange0to29;beginu1:taxiportmap(clk,start,stop,pause,money1,distance1);u2:decoderportmap(clk1khz,money1,distance1,scan,seg7);endttt;、ilibraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitytaxiisPORT(clk:INSTD_LOGIC;start:INSTD_LOGIC;stop:INSTD_LOGIC;pause:INSTD_LOGIC;money:OUTINTEGERRANGE0TO29;distance:OUTINTEGERRANGE0TO29);end;word制編輯architectureoneofbeginPROCESS(clk,start,stop,pause)VARIABLEmoney_reg:INTEGERRANGE0TO29;VARIABLEdistance_reg:INTEGERRANGE0TO29;VARIABLEnum:INTEGERRANGE0TO9;time1:INTEGERRANGE0TO20;BEGINIFstop='1'THENmoney_reg:=0;distance_reg:=0;num:=0;ELSIF start='1'THENmoney_reg:=3;distance_reg:=0;num:=0;ELSIF clk'EVENTANDclk='1'THENIF pause='1'THENIFtime1=20THENtime1:=0;ELSEtime1:=time1+1;ENDIF;ELSIFstart='0'ANDpause='0'ANDstop='0'THENtime1:=0;IFnum=9THENnum:=0;distance_reg:=distance_reg+1;IFdistance_reg>3THENword制編輯money_reg:=money_reg+2;ENDIF;ELSEnum:=num+1;ENDIF;ENDENDIF;money<=money_reg;distance<=distance_reg;ENDPROCESS;END;、顯示模塊libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydecoderisstd_logic;money_in:inintegerrange0to29;distance_in:inintegerrange0to29;scan:outstd_logic_vector(3downto0);seg7:outstd_logic_vector(6downto0));end;architectureoneofdecoderissignaldata:std_logic_vector(3downto0);signalm_one,m_ten:std_logic_vector(3downto0);word制編輯signald_one,d_ten:std_logic_vector(3downto0);beginprocess(clk1khz,money_in)variablecomb1:integerrange0to29;variablecomb1_a,comb1_b:std_logic_vector(3downto0);beginifandifcomb1<money_inthenifcomb1_a=9andcomb1_b=9comb1_a:="0000";comb1_b:="0000";comb1:=0;elsifcomb1_a=9thencomb1_a:="0000";comb1:=comb1+1;elsecomb1:=comb1+1;endif;elsifcomb1=money_inthenm_one<=comb1_a;m_ten<=comb1_b;elsifcomb1>money_inthencomb1_a:="0000";comb1_b:="0000";comb1:=0;endendendprocess;word制編輯variablecomb2:integerrange0tovariablecomb2_a,comb2_b:std_logic_vector(3downto0);beginifandifcomb2<distance_inthenifcomb2_a=9andcomb2_b=9comb2_a:="0000";comb2_b:="0000";c