觸發(fā)器及邏輯電路

觸發(fā)器及邏輯電路第1頁/共105頁

電路的輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，而且與電路原來的狀態(tài)有關(guān)，當(dāng)輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點

下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時序電路的基本邏輯單元。第2頁/共105頁13.1

基本觸發(fā)器主從J－K觸發(fā)器維持阻塞D

觸發(fā)器R－S

觸發(fā)器特點：1、有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；2、能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；3、輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進(jìn)制碼。第3頁/共105頁13.1.1R－S

觸發(fā)器兩互補(bǔ)輸出端1.基本R－S觸發(fā)器兩輸入端&QQ.G1&.G2SDRD反饋線正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。第4頁/共105頁

觸發(fā)器輸出與輸入的邏輯關(guān)系1001設(shè)觸發(fā)器原態(tài)為“1”態(tài)。翻轉(zhuǎn)為“0”態(tài)(1)SD=1，RD=01010QQ.G1&.&G2SDRD第5頁/共105頁設(shè)原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復(fù)位0QQ.G1&.&G2SDRD結(jié)論:不論觸發(fā)器原來為何種狀態(tài)，當(dāng)SD=1，

RD=0時，

將使觸發(fā)器置“0”或稱為復(fù)位。第6頁/共105頁01設(shè)原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2)SD=0，RD=1QQ.G1&.&G2SDRD第7頁/共105頁設(shè)原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1QQ.G1&.&G2SDRD結(jié)論:不論觸發(fā)器原來為何種狀態(tài)，當(dāng)SD=0，

RD=1時，

將使觸發(fā)器置“1”或稱為置位。第8頁/共105頁11設(shè)原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1QQ.G1&.&G2SDRD第9頁/共105頁設(shè)原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1QQ.G1&.&G2SDRD當(dāng)SD=1，

RD=1時，觸發(fā)器保持原來的狀態(tài)，

即觸發(fā)器具有保持、記憶功能。第10頁/共105頁110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1”態(tài)(4)SD=0，RD=0QQ.G1&.&G2SDRD10若先翻轉(zhuǎn)當(dāng)信號SD=RD=0同時變?yōu)?時，由于與非門的翻轉(zhuǎn)時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。第11頁/共105頁基本R－S

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復(fù)位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效第12頁/共105頁2.可控RS

觸發(fā)器基本R-S觸發(fā)器導(dǎo)引電路&G4SR&G3C.&G1&G2.SDRDQQ時鐘脈沖第13頁/共105頁當(dāng)C=0時011

R，S

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變11.&G1&G2.SDRDQQ&G4SR&G3C

SD，RD用于預(yù)置觸發(fā)器的初始狀態(tài)，

工作過程中應(yīng)處于高電平，對電路工作狀態(tài)無影響。被封鎖被封鎖第14頁/共105頁當(dāng)C=1時1打開觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開.&G1&G2.SDRDQQ&G4SR&G3C觸發(fā)器的翻轉(zhuǎn)時刻受C控制（C高電平時翻轉(zhuǎn)），而觸發(fā)器的狀態(tài)由R，S的狀態(tài)決定。第15頁/共105頁當(dāng)C=1時1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開.&G1&G2.SDRDQQ&G4SR&G3C第16頁/共105頁1101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C第17頁/共105頁1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1當(dāng)時鐘由1變0后觸發(fā)器狀態(tài)不定11.&G1&G2.SDRDQQ&G4SR&G3C第18頁/共105頁可控RS狀態(tài)表00SR01010111不定Qn+1QnQn—時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSR

CSDRDC高電平時觸發(fā)器狀態(tài)由R、S確定第19頁/共105頁例：畫出可控R－S

觸發(fā)器的輸出波形RSC不定不定可控R－S狀態(tài)表C高電平時觸發(fā)器狀態(tài)由R、S確定QQ0100SR01010111不定Qn+1Qn第20頁/共105頁存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。C克服辦法：采用JK

觸發(fā)器或D

觸發(fā)器00SR01010

111

不定Qn+1QnQ=SQ=R第21頁/共105頁1.電路結(jié)構(gòu)從觸發(fā)器主觸發(fā)器反饋線C

C

CF主JKRS

CF從QQQSDRD1互補(bǔ)時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)13.1.2主從JK觸發(fā)器第22頁/共105頁2.工作原理01F主打開F主狀態(tài)由J、K決定，接收信號并暫存。F從封鎖F從狀態(tài)保持不變。01CRS

CF從QQQSDRD1

CF主JKC

C01第23頁/共105頁10狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。F從打開F主封鎖0RS

CF從QQQSDRD1

CF主JKC

C01C010第24頁/共105頁10010CRS

CF從QQQSDRD1

CF主JKC

C高電平時觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變）。C下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。C低電平時,F主封鎖J、K不起作用要求C高電平期間J、K的狀態(tài)保持不變。第25頁/共105頁01RS

CF從QQQSDRD1

CF主JKC

C010分析JK觸發(fā)器的邏輯功能(1)J=1,K=1

設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)110110101001狀態(tài)不變主從狀態(tài)一致狀態(tài)不變01第26頁/共105頁RS

CF從QQQSDRD1

CF主JKC

C010(1)J=1,K=110設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”狀態(tài)J=1,K=1時，每來一個時鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計數(shù)功能。(1)J=1,K=1第27頁/共105頁01RS

CF從QQQSDRD1

CF主JKC

C010(2)J=0，K=1

設(shè)觸發(fā)器原態(tài)為“1”態(tài)翻轉(zhuǎn)為“0”態(tài)01100101011001設(shè)觸發(fā)器原態(tài)為“0”態(tài)為“？”態(tài)第28頁/共105頁01RS

CF從QQQSDRD1

CF主JKC

C010(3)J=1，K=0

設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)10011010100101設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”態(tài)第29頁/共105頁RS

CF從QQQSDRD1

CF主JKC

C010(4)J=0，K=0

設(shè)觸發(fā)器原態(tài)為“0”態(tài)保持原態(tài)00010001保持原態(tài)保持原態(tài)第30頁/共105頁RS

CF從QQQSDRD1

CF主JKC

C01001結(jié)論：C高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。C下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。第31頁/共105頁3.JK觸發(fā)器的邏輯功能Qn10011100Qn00010101Qn+1QnS'R'01C高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。C下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。J

K

Qn

Qn+100011011JK觸發(fā)器狀態(tài)表01010101第32頁/共105頁J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表(保持功能)

(置“0”功能)

(置“1”功能)(計數(shù)功能)C下降沿觸發(fā)翻轉(zhuǎn)SD

、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD

、RD應(yīng)接高電平。邏輯符號

CQJKSDRDQ第33頁/共105頁例：JK

觸發(fā)器工作波形CJKQ下降沿觸發(fā)翻轉(zhuǎn)第34頁/共105頁基本R-S觸發(fā)器導(dǎo)引電路&G2&G1QQSDRD&G3&G4&G5&G6CD13.1.3維持阻塞D

觸發(fā)器1.電路結(jié)構(gòu)反饋線第35頁/共105頁&G2&G1QQSDRD&G3&G4&G5&G6CD2.邏輯功能01（1）D

=01觸發(fā)器狀態(tài)不變0當(dāng)C

=0時110當(dāng)C

=1時0101觸發(fā)器置“0”封鎖在C

=1期間，觸發(fā)器保持“0”不變第36頁/共105頁&G2&G1QQSDRD&G3&G4&G5&G6CD2.邏輯功能01（1）D

=10觸發(fā)器狀態(tài)不變1當(dāng)C

=0時111當(dāng)C

=1時0110觸發(fā)器置“1”封鎖在C

=1期間，觸發(fā)器保持“1”不變封鎖第37頁/共105頁D觸發(fā)器狀態(tài)表D

Qn+1

0101上升沿觸發(fā)翻轉(zhuǎn)邏輯符號DCQQRDSD結(jié)論：C上升沿前接收信號，上降沿時觸發(fā)器翻轉(zhuǎn)，（其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1=Dn；上升沿后輸入D不再起作用，觸發(fā)器狀態(tài)保持。即(不會空翻)第38頁/共105頁例：D

觸發(fā)器工作波形圖CDQ上升沿觸發(fā)翻轉(zhuǎn)第39頁/共105頁12.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當(dāng)J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表D1

CQJKSDRDQ仍為下降沿觸發(fā)翻轉(zhuǎn)第40頁/共105頁2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器T

CQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表當(dāng)J=K時，兩觸發(fā)器狀態(tài)相同第41頁/共105頁3.將D

觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能

即要求來一個C，觸發(fā)器就翻轉(zhuǎn)一次。CQD=QD觸發(fā)器狀態(tài)表D

Qn+1

0101

CQQD第42頁/共105頁13.2寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放n

位二進(jìn)制時，要n個觸發(fā)器。按功能分?jǐn)?shù)碼寄存器移位寄存器13.2.1數(shù)碼寄存器第43頁/共105頁13.2.2數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變第44頁/共105頁RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取數(shù)指令1100并行輸出方式&&&&QQQQ00000011狀態(tài)保持不變10101111第45頁/共105頁13.2.3移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器第46頁/共105頁寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入第47頁/共105頁1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脈沖786第48頁/共105頁左移寄存器波形圖12345678C1111011DQ0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出第49頁/共105頁四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個移位脈沖,從 Q3端串行輸出1011數(shù)碼右移移位寄存器第50頁/共105頁1清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行輸入移位脈沖DC2.并行、串行輸入/串行輸出寄存器第51頁/共105頁寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d第52頁/共105頁3.雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCS左移輸入

待輸數(shù)據(jù)由低位至高位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000&&&&&&010第53頁/共105頁右移串行輸入左移串行輸入UCCQ0Q1Q2Q3S1S0

C16151413121110913456782D0D1D2D3DSRDSL

RDGNDCT74LS194并行輸入第54頁/共105頁0111100011011直接清零(異步)保持右移(從Q0向右移動)左移(從Q3向左移動)并行輸入

RD

CS1

S0功能CT74LS194功能表UCCQ0Q1Q2Q3S1S0

C161514131211109CT74LS19413456782D0D1D2D3DSRDSL

RDGND第55頁/共105頁13.3計數(shù)器

計數(shù)器是數(shù)字電路和計算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。13.3.1計數(shù)器特點和分類分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器

N

進(jìn)制計數(shù)器(按計數(shù)制)第56頁/共105頁13.3.2二進(jìn)制計數(shù)器

按二進(jìn)制的規(guī)律累計脈沖個數(shù)，它也是構(gòu)成其它進(jìn)制計數(shù)器的基礎(chǔ)。要構(gòu)成n位二進(jìn)制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進(jìn)制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。第57頁/共105頁

二進(jìn)制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(C)二進(jìn)制加法計數(shù)器狀態(tài)表從狀態(tài)表可看出：最低位觸發(fā)器來一個脈沖就翻轉(zhuǎn)一次，每個觸發(fā)器由1變?yōu)?時，要產(chǎn)生進(jìn)位信號,

這個進(jìn)位信號應(yīng)使相鄰的高位觸發(fā)器翻轉(zhuǎn)。第58頁/共105頁1010

當(dāng)J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖三位異步二進(jìn)制加法計數(shù)器在電路圖中J、Ｋ懸空表示J、K=1下降沿觸發(fā)翻轉(zhuǎn)每來一個C翻轉(zhuǎn)一次

當(dāng)相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)第59頁/共105頁異步二進(jìn)制加法器工作波形2分頻4分頻8分頻

每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步C12345678Q0Q1Q2第60頁/共105頁用D觸發(fā)器構(gòu)成三位二進(jìn)制異步加法器？？2、若構(gòu)成減法計數(shù)器C又如何連接？思考1、各觸發(fā)器C應(yīng)如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能C清零RDQDQQ0F0QDQQ0F0QDQQ3F3第61頁/共105頁2.同步二進(jìn)制加法計數(shù)器異步二進(jìn)制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。同步計數(shù)器組成原則:

根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。第62頁/共105頁

二進(jìn)制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(C)二進(jìn)制加法計數(shù)器狀態(tài)表

從狀態(tài)表可看出：最低位觸發(fā)器F0每來一個脈沖就翻轉(zhuǎn)一次；F1：當(dāng)Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；F2：當(dāng)Q0=Q1=1時，再來一個脈沖則翻轉(zhuǎn)一次。第63頁/共105頁四位二進(jìn)制同步加法計數(shù)器級間連接的邏輯關(guān)系

觸發(fā)器翻轉(zhuǎn)條件

J、K端邏輯表達(dá)式J、K端邏輯表達(dá)式F0每輸入一C翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q1

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0

由J、K端邏輯表達(dá)式，可得出四位同步二進(jìn)制計數(shù)器的邏輯電路。（只畫出三位同步二進(jìn)制計數(shù)器的邏輯電路）（加法）（減法）第64頁/共105頁三位同步二進(jìn)制加法計數(shù)器

計數(shù)脈沖同時加到各位觸發(fā)器上，當(dāng)每個到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖最低位觸發(fā)器F0每一個脈沖就翻轉(zhuǎn)一次；F1：當(dāng)Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；F2：當(dāng)Q0=Q1=1時，再來一個脈沖則翻轉(zhuǎn)一次。第65頁/共105頁C12345678Q0Q1Q2

各觸發(fā)器狀態(tài)的變換和計數(shù)脈沖同步第66頁/共105頁例:分析圖示邏輯電路的邏輯功能,說明其用處。

設(shè)初始狀態(tài)為“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖第67頁/共105頁解：1.寫出各觸發(fā)器

J、K端和C端的邏輯表達(dá)式

C0=C

K0=1

J0=Q2K1=1

J1=1C1=Q0J2=Q0Q1K2=1C2=C

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖第68頁/共105頁解：當(dāng)初始狀態(tài)為“000”時，各觸發(fā)器J、K端和C端的電平為

C0=C=0K0=1

J0=Q2=1K1=1

J1=1C1=Q0=0J2=Q0Q1=0K2=1C2=C=0

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖第69頁/共105頁011111CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，經(jīng)5個脈沖循環(huán)一次，為五進(jìn)制計數(shù)器。2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程C1=Q0

由于計數(shù)脈沖沒有同時加到各位觸發(fā)器上，所以為異步計數(shù)器。第70頁/共105頁異步五進(jìn)制計數(shù)器工作波形C12345Q0Q1Q2第71頁/共105頁13.3.3十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器：計數(shù)規(guī)律：“逢十進(jìn)一”。它是用四位二進(jìn)制數(shù)表示對應(yīng)的十進(jìn)制數(shù)，所以又稱為二-十進(jìn)制計數(shù)器。

四位二進(jìn)制可以表示十六種狀態(tài)，為了表示十進(jìn)制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進(jìn)制計數(shù)器。第72頁/共105頁二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進(jìn)制數(shù)0123456789100000000100100011010001010110011110001001000001234567890十進(jìn)制加法計數(shù)器狀態(tài)表第73頁/共105頁RDQJKQF0QJKQF1C計數(shù)脈沖QJKQF2QJKQQ3F3Q2Q1Q0十進(jìn)制同步加法計數(shù)器第74頁/共105頁Q0Q1Q2Q3C12345678910十進(jìn)制計數(shù)器工作波形第75頁/共105頁中規(guī)模數(shù)字集成電路計數(shù)器1.CT74LS290(T1290)二-五-十進(jìn)制集成計數(shù)器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0第76頁/共105頁邏輯功能及外引線排列110

10清零0000Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）R01、

R02：置“0”輸入端邏輯功能第77頁/共105頁邏輯功能及外引線排列0置“9”1100Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）S91、

S92：置“9”輸入端邏輯功能1

1第78頁/共105頁邏輯功能及外引線排列Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0計數(shù)功能0011第79頁/共105頁Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011輸入脈沖輸出二進(jìn)制輸入脈沖輸出五進(jìn)制第80頁/共105頁Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011輸入脈沖輸出十進(jìn)制第81頁/共105頁CT74LS290功能表輸入輸出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為“0”有任一為“0”計數(shù)清零置9第82頁/共105頁輸入計數(shù)脈沖8421異步十進(jìn)制計數(shù)器十分頻輸出(進(jìn)位輸出)計數(shù)狀態(tài)計數(shù)器輸出2.CT74LS290的應(yīng)用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引線排列圖17814S92S91Q3Q0Q2Q1R01R02C1C0第83頁/共105頁輸入脈沖十分頻輸出5421異步十進(jìn)制計數(shù)器Q1Q2Q3Q0C12345678910工作波形S92S91Q0Q3Q1Q2R01R02C1C0第84頁/共105頁S92S91Q3Q0Q2Q1R01R02C1C0五進(jìn)制輸出計數(shù)脈沖輸入異步五進(jìn)制計數(shù)器C12345Q1Q2Q3工作波形第85頁/共105頁環(huán)行分配器工作波形Q2Q1Q0C12345678Q0Q1Q2可產(chǎn)生相移為的順序脈沖。第86頁/共105頁13.4555定時器及其應(yīng)用555定時器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。555定時器在工業(yè)控制、定時、檢測、報警等方面有廣泛應(yīng)用。13.4.1555定時器的結(jié)構(gòu)及工作原理1.分壓器：由三個等值電阻構(gòu)成2.比較器：由電壓比較器C1和C2構(gòu)成3.R-S觸發(fā)器4.放電開關(guān)管T第87頁/共105頁VAVB輸出端

電壓控制端高電平觸發(fā)端低電平觸發(fā)端放電端復(fù)位端UCC分壓器比較器R-S觸發(fā)器放電管地++C1++C2QQRDSD5K5K5KT24567831第88頁/共105頁<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比較結(jié)果1/3UCC不允許2/3UCC++C1++C2..5K5K5KVAVBUCCRDSD562第89頁/共105頁V6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持導(dǎo)通截止保持綜上所述，555功能表為：QQRDSDT輸出RDSD101011QT10保持導(dǎo)通截止保持第90頁/共105頁1.由555定時器組成的多諧振蕩器

多諧振蕩器是一種無穩(wěn)態(tài)觸發(fā)器，接通電源后，不需外加觸發(fā)信號，就能產(chǎn)生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器。

多諧振蕩器是一種常用的脈沖波形發(fā)生器,觸發(fā)器和時序電路中的時鐘脈沖一般是由多諧振蕩器產(chǎn)生的。13.4.2定時器電路的應(yīng)用第91頁/共105頁UCC++C1++C2QQRDSD...5K5K5KVAVBT13245678(復(fù)位端)(地)uO1.由555定時器組成的多諧振蕩器接通電源通電前uC=0011100>2/3UCCRD=1SD=0..uCR1R2.+–C充電C放電1<1/3UCC第92頁/共105頁48562713+UCCuO.uC.