基于USB2．0接口傳輸?shù)腇PGA控制與實現(xiàn)

精品文檔-下載后可編輯基于USB2．0接口傳輸?shù)腇PGA控制與實現(xiàn)

USB是英文UniversalSerialBus的縮寫，中文含義是“通用串行總線”。它是一種應用在計算機領域的新型接口技術。早在1995年，就已經(jīng)有個人電腦帶有USB接口了，但由于缺乏軟件及硬件設備的支持，這些個人電腦的USB接口都閑置未用。1998年后，隨著微軟在Windows98中內(nèi)置了對USB接口的支持模塊，加上USB設備的日漸增多，USB接口才逐步走進了實用階段這幾年，隨著大量支持USB的個人電腦的普及，USB逐步成為個人電腦的標準接口已經(jīng)是大勢所趨。在主機端，推出的個人電腦幾乎100%支持USB；而在外設端，使用USB接口的設備也與日俱增，例如數(shù)碼相機、掃描儀、游戲桿、磁帶和軟驅(qū)、圖像設備、打印機、鍵盤、鼠標等等。

1CY7C68013簡介

EZ-USBFX2芯片包括1個8051處理器、1個串行接口引擎（SIE）、1個USB收發(fā)器、8.5KB片上RAM、4KBFIFO存儲器以及1個通用可編程接口（GPIF）。FX2是一個全面集成的解決方案，它占用更少的電路板空間，并縮短開發(fā)時間。EZ-USBFX2提供了一種獨持架構，使USB接口和應用環(huán)境直接共享FIFO，而微控制器可不參與數(shù)據(jù)傳輸?shù)试S以FIFO或RAM的方式訪問這些共享FIFO。這種被稱之為“量子FIFO”（QuantumFIFO）的處理架構，較好地解決了USB高速模式的帶寬問題。

Cypress公司的EZ-USBFX2系列芯片中的CY7C68013，這是一種帶USB接口的單片機芯片，雖然采用低價的8051單片機，但仍然能獲得很高的速度。它包括一個8051處理器、一個串行接口引擎（SIE）,一個USB收發(fā)器、一個8.5kB片上RAM、一個4kBFIFO存儲器及一個通用可編程接口（GPIF）。FX2可提供全面集成的解決方案。它有56SSOP、100TQFP、128TQFP三種封裝.支持usb1.1和usb2.0協(xié)議。CY7C68013主要具有如下特性：

（1）芯片內(nèi)有480Mb／s的收發(fā)器（PLL和智能SIE），包含全部USB2.O物理層（PHY）；

（2）2、3、4倍增緩沖端點FIFO，以適應480Mb／s的USB2.O傳輸速率；

（3）內(nèi)部嵌入可運行在48MHz頻率的增強型8051內(nèi)核；

（4）4個接口FIFO：它們都可以由外部和內(nèi)部來提供時鐘，端點FIFO與接口FIFO兩者相結合可以實現(xiàn)縮短USB和外部邏輯電路數(shù)據(jù)傳輸?shù)臅r間；

（5）通用可編程接口（CPIF）作為一種編碼狀態(tài)設備，可實現(xiàn)時序管理，使得CY7C68013FIFO達到無縫連接。CY7C68013集成了很多功能，設計時無需考慮外部物理層（PHY），從而大大降低了成本，并減少了芯片間高速信號布線的困難。

2系統(tǒng)的設計實現(xiàn)

系統(tǒng)結構如圖l所示，本設計中，應用程序是用戶界面；USB驅(qū)動用于連接用戶和底層硬件；USB2.O控制器68013用于FPGA和PC間的數(shù)據(jù)交互。

2.1硬件結構

本系統(tǒng)硬件連接主要是由FPGA和USB2.0控制器，如圖2所示。同時也可以根據(jù)實際系統(tǒng)的需要，用FPGA實現(xiàn)預定功能，硬件接口模式有SlaveFIFO和GPIF兩種接口模式。本方案采用SlaveFIFO模式，當EZ-USBFX2工作于SlaveFIFO時，外圍電路可像普通FIFO一樣對FX2中的端點2、端點4、端點6、端點8的數(shù)據(jù)緩沖區(qū)進行讀寫。圖2展示了這種模式下FX2和外圍電路的典型連接，其中，IFCLK為接口時鐘，可由芯片CY7C68013產(chǎn)生（30MHz／40MHz），也可由外部輸入（5MHz／48MHz）；FLAGA-FLAGD為FIFO標志管腳，用于映射FIFO的當前狀態(tài)；SLCS#為從屬FIFO的片選信號，低電平有效；FD[15∶O]為16位雙向數(shù)據(jù)總線；FIFOADDR[1∶O]用于選擇和FD連接的端點緩沖區(qū)；SLOE用于使能數(shù)據(jù)總線FD的輸出；SLRD和SLRWR可分別作為FIFO的讀寫選通信號；外圍電路可通過使能PKTEND管腳向USB發(fā)送一個IN數(shù)據(jù)包，而不用考慮該包的長度。

2.2系統(tǒng)軟件

系統(tǒng)軟件設計主要包括3部分：VHDI代碼、USB固件程序（Firmware）以及應用程序。

2.2.1VHDL程序設計

VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述語言。自IEEE公布了VHDL的標準版本，IEEE-1076（簡稱87版）之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。VHDL主要用于描述數(shù)字系統(tǒng)的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風格以及語法是十分類似于一般的計算機語言。VHDL的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。

FPGA是通過SlaveFIFO的方式和USB控制器CY7C68013相連的。FPGA讀取數(shù)據(jù)，通過查詢CY7C68013中FIFO的狀態(tài)來判斷是否可以進行讀數(shù)據(jù)，主要是查詢狀態(tài)標志位FLAGC。讀數(shù)據(jù)程序狀態(tài)轉移圖如圖3所示。

狀態(tài)1：在空閑時，接到命令，發(fā)起傳輸，使地址指向用于下傳數(shù)據(jù)的FIFO。進入狀態(tài)2；

狀態(tài)2：查詢讀狀態(tài)的FIFO標志FLAGC，如果為FIFO為空，則繼續(xù)等待，如果有數(shù)據(jù)則進入狀態(tài)3；

狀態(tài)3：使讀數(shù)據(jù)信號線有效，接收數(shù)據(jù)，接收完數(shù)據(jù)后進入狀態(tài)4；

狀態(tài)4：如果FIFO中還有數(shù)據(jù)需要接收，則進如狀態(tài)2，否則進入空閑狀態(tài)。

FPGA在上傳數(shù)據(jù)時，原理基本相同，方向相反，采用不同的FIFO和查詢狀態(tài)標志位。

2.2.2固件編程

固件編程就是對USB設備的各類寄存器進行配置的過程。固件程序是指運行在設備CPU中的程序，只有在固件程序運行時，外設才稱之為具有給定功能的外部設備。固件要完成以下主要工作：

（1）初始化工作；

（2）對設備進行重新列舉（ReNumeration）；

（3）響應中斷，并對中斷作相應的處理；

（4）數(shù)據(jù)的接收與發(fā)送；

（5）外圍電路的控制。

為了簡化固件編程，CYPRESS提供了開發(fā)固件庫和固件編程框架，只需在此基礎上添加少量代碼就可以完成固件編程。USB建立固件編程框架的文件見表1，在實際編程過程中，根據(jù)自定義，只需要修改Periph.c和Dscr.a51兩個文件。固件代碼固化到一片EEPROM中，設備加電后由FX2通過I2C總線自動加載到片內(nèi)RAM后自動執(zhí)行。設備功能、工作方式等均可以通過改寫固件程序，重新配置。

2.2.3應用程序

應用程序是系統(tǒng)與用戶的接口，設備驅(qū)動程序提供應用程序訪問底層硬件的接口。驅(qū)動程序采用了CyPress公司的通用驅(qū)動程序ezusb.-sys，完夠滿足本系統(tǒng)設計的要求。在驅(qū)動程序被系統(tǒng)加載后，它的許多進程處于Idle狀態(tài)，需要應用程序去調(diào)用激活。應用程序利用Win32API直接調(diào)用驅(qū)動程序，實現(xiàn)應用程序和驅(qū)動程序的信息交互。

應用程序?qū)崿F(xiàn)了數(shù)據(jù)和數(shù)據(jù)上傳兩個功能，在Windows操作系統(tǒng)中，只需要通過調(diào)用幾條簡單的文件操作API函數(shù)，就可以實現(xiàn)與驅(qū)動程序中USB設備通信。Win32應用程序調(diào)用WDM驅(qū)動程序的Win32API函數(shù)有5個：CreateFile（創(chuàng)建設備）函數(shù)；CloseFile（關閉設備）函數(shù)；ReadFile（從設備讀取數(shù)據(jù)）函數(shù)；WriteFile（對設備寫入數(shù)據(jù)）函數(shù)；DeviceContronl（設備控制）函數(shù)。對于DeviceloControl（）函數(shù)的調(diào)用，驅(qū)動程序根據(jù)I／O控制命令來決定該如何獲取應用程序的緩沖區(qū)地址。

本設計就采用DeviceloControl函數(shù)來進行應用程序和WDM設備驅(qū)動程序間的通信。以下是DevicelIoControl的聲明：

DeviceIoControl（

HANDLEhDevice；設備返回的句柄

DWORDdwIoControlCode；驅(qū)動程序的控制命令

LPVOIDlpInBuffer；應用程序發(fā)給驅(qū)動程序的緩沖區(qū)地址

DWORDnInBufferSize；應用程序發(fā)給驅(qū)動程序的緩沖區(qū)大小

LPVOIDlpOutBuffer；驅(qū)動發(fā)給應用程序的緩沖區(qū)地址

DWORDlpOutBuffer；驅(qū)動發(fā)給應用程序的緩沖區(qū)大小

LPDWORDlpBytesReturned；存放驅(qū)動程序?qū)嶋H返回字節(jié)數(shù)

LPOVERLAPPEDlpOverlapped；同步時置為NULL）

3測試結果

3.1PC下傳數(shù)據(jù)

FPGA采用系統(tǒng)時鐘為50M，為便于計算傳輸效率和傳輸可靠性，在應用程序中加載計時函數(shù)，下傳數(shù)據(jù)每次發(fā)送100M，發(fā)送數(shù)據(jù)為位寬8b的循環(huán)遞增數(shù)列，結果顯示下傳數(shù)據(jù)速率為42.1MB／s，在FPGA中用嵌入式邏輯分析儀查看接收的數(shù)據(jù)，如圖4所示。每個u_slrd讀脈沖，F(xiàn)PGA讀取一個16b數(shù)據(jù)，由于發(fā)送時是按照8b發(fā)送，接收數(shù)據(jù)是16b，所以每次接收到的16位數(shù)據(jù)，是2個8位數(shù)的組合。從圖4中可以看出FPGA接收數(shù)據(jù)準確，無丟失數(shù)據(jù)的情況。

3.2PC接收數(shù)據(jù)

在接收數(shù)據(jù)時，同理，應用程序每次接收100M，將讀取的數(shù)據(jù)以文件bin的形式存儲在應用程序工程目錄下，結果顯示bin文件中數(shù)據(jù)準確。測得傳輸結果為38.4MB／s，利用FPGA嵌入式邏輯分析儀分析結果如圖5所示，每個u_slwr讀脈沖，F(xiàn)PGA發(fā)送一個1