課程設(shè)計(jì)(論文)-基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)

.方案選擇與方案論證數(shù)據(jù)輸入：方案一：4x4矩陣鍵盤優(yōu)點(diǎn)：由8個(gè)I\O口檢測(cè)16個(gè)按鍵，可以大大節(jié)省I\O口資源。缺點(diǎn)：控制時(shí)序較復(fù)雜，增加編程和調(diào)試的難度。方案二：獨(dú)立按鍵優(yōu)點(diǎn)：控制時(shí)序較簡(jiǎn)單，較易于編程與調(diào)試。缺點(diǎn)：比較浪費(fèi)I\O口資源。方案三：撥碼開關(guān)優(yōu)點(diǎn)：控制時(shí)序簡(jiǎn)單，易于編程和調(diào)試。缺點(diǎn)：比較浪費(fèi)I\O口資源。通過比較各種因素，我選擇方案一，波形輸出：方案一：存儲(chǔ)波形數(shù)據(jù)的ROM/RAM+DAC0832優(yōu)點(diǎn)：可以顯示復(fù)雜波形可以有效控制輸出波形的頻率，幅度及相位節(jié)省FPGA內(nèi)部的邏輯資源可以簡(jiǎn)單的切換波形使波形輸出方式單一化，降低了編程難度缺點(diǎn)：要消耗一定的ROM/RAM資源方案二：存儲(chǔ)波形數(shù)據(jù)的ROM/RAM+分頻器輸出矩形波+DAC0832優(yōu)點(diǎn)：1.可以顯示復(fù)雜波形2.可以有效控制輸出波形的頻率，幅度及相位3.節(jié)省FPGA內(nèi)部的邏輯資源4.可以較簡(jiǎn)單的切換波形缺點(diǎn)：矩形波的頻率，幅度和相位的調(diào)節(jié)需要另設(shè)相位累加電路，消耗一定的邏輯資源方案三：case語句+分頻器輸出矩形波+DAC0832優(yōu)點(diǎn)：在數(shù)據(jù)傳輸?shù)姆磻?yīng)速度上，在所需速度很快時(shí)占優(yōu)勢(shì)缺點(diǎn)：1.大量浪費(fèi)FPGA內(nèi)部的邏輯資源2.波形數(shù)據(jù)較大時(shí)，會(huì)給代碼的調(diào)試和維護(hù)帶來不便。方案四：存儲(chǔ)波形數(shù)據(jù)的ROM/RAM+分頻器輸出矩形波+計(jì)數(shù)器輸出鋸齒波和三角波+DAC0832優(yōu)點(diǎn)：1.可以顯示復(fù)雜波形2.可以有效控制輸出波形的頻率，幅度及相位缺點(diǎn)：每種波形都需要另設(shè)相位累加電路來控制其頻率，相位和幅度，消耗較多的邏輯資源方案五：case語句+分頻器輸出矩形波+計(jì)數(shù)器輸出鋸齒波和三角波+DAC0832。優(yōu)點(diǎn)：在數(shù)據(jù)傳輸?shù)姆磻?yīng)速度上，在所需速度很快時(shí)占優(yōu)勢(shì)。缺點(diǎn)：1.大量浪費(fèi)FPGA內(nèi)部的邏輯資源。2.波形數(shù)據(jù)較大時(shí)，會(huì)給代碼的調(diào)試和維護(hù)帶來不便。為了減小設(shè)計(jì)周期，減小編程難度，便于后期的調(diào)試工作，而且能方便的對(duì)幅度和頻率進(jìn)行調(diào)節(jié)，我選擇方案一。綜上幾種方案，我們組采用了數(shù)據(jù)輸入的方案一，4x4矩陣鍵盤，由8個(gè)I\O口檢測(cè)16個(gè)按鍵，可以大大節(jié)省I\O口資源。波形輸出的方案二，存儲(chǔ)波形數(shù)據(jù)的ROM/RAM+分頻器輸出矩形波+DAC0832可以顯示復(fù)雜波形，有效控制輸出波形的頻率，幅度及相位，容易達(dá)到我們需要的效果，可以較簡(jiǎn)單的切換波形，而且節(jié)省了FPGA內(nèi)部的邏輯資源。2.系統(tǒng)功能與原理2.1DDS的基本原理DDS技術(shù)是一種把一系列數(shù)字量形式的信號(hào)通過DAC轉(zhuǎn)換成模擬量形式的信號(hào)的合成技術(shù)，它是將輸出波形的一個(gè)完整的周期、幅度值都順序地存放在波形存儲(chǔ)器中，通過控制相位增量產(chǎn)生頻率、相位可控制的波形。DDS電路一般包括基準(zhǔn)時(shí)鐘、相位增量寄存器、相位累加器、波形存儲(chǔ)器、D/A轉(zhuǎn)換器和低通濾波器（LPF）等模塊，如圖1.1所示。 相位增量寄存器寄存頻率控制數(shù)據(jù)，相位累加器完成相位累加的功能，波形存儲(chǔ)器存儲(chǔ)波形數(shù)據(jù)的單周期幅值數(shù)據(jù)，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值數(shù)據(jù)轉(zhuǎn)化為所要求合成頻率的模擬量形式信號(hào)，低通濾波器濾除諧波分量。整個(gè)系統(tǒng)在統(tǒng)一的時(shí)鐘下工作，從而保證所合成信號(hào)的精確。每來一個(gè)時(shí)鐘脈沖，相位增量寄存器頻率控制數(shù)據(jù)與累加寄存器的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸出端。這樣，相位累加器在參考時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期，累加器的溢出頻率就是DDS輸出的信號(hào)頻率。相位累加器輸出的數(shù)據(jù)的高位地址作為波形存儲(chǔ)器的地址，從而進(jìn)行相位到幅值的轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形幅值。圖SEQ圖表\*ARABIC1DDS原理圖波形存儲(chǔ)器產(chǎn)生的所需波形的幅值的數(shù)字?jǐn)?shù)據(jù)通過D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)，經(jīng)過低通濾波器濾除不需要的分量以便輸出頻譜純凈的所需信號(hào)。信號(hào)發(fā)生器的輸出頻率fo可表示為：(1.1)式中為系統(tǒng)時(shí)鐘，為系統(tǒng)分辨率，N為相位累加器位數(shù)，M為相位累加器的增量。2.2參數(shù)確定首先確定系統(tǒng)的分辨率，最高頻率，及最高頻率下的最少采樣點(diǎn)數(shù) 根據(jù)需要產(chǎn)生的最高頻率以及該頻率下的最少采樣點(diǎn)數(shù)，由公式(1.2)確定系統(tǒng)時(shí)鐘的下限值。同時(shí)又要滿足分辨率計(jì)算公式(1.3)綜合考慮決定的值。選定了的值后，則由公式(1.3)可 得＝,據(jù)此可確定相位累加器位數(shù)N。然后由最高輸出頻率(1.4)推出M＝，得出相位增量寄存器為S位。確定波形存儲(chǔ)器的地址位數(shù)W，本系統(tǒng)中決定寄存?zhèn)€數(shù)據(jù)值，因此RAM地址為Z位。一般選用FPGA/CPLD器件作為DDS的實(shí)現(xiàn)器件，對(duì)于D/A轉(zhuǎn)換器的選擇，首先要考慮到D/A轉(zhuǎn)換器的轉(zhuǎn)換速率。要實(shí)現(xiàn)所需的頻率，D/A的轉(zhuǎn)換速度要大于，然后根據(jù)D/A轉(zhuǎn)換器字長(zhǎng)所帶來的誤差，決定D/A的位數(shù)。由此選擇D/A轉(zhuǎn)換器的型號(hào)。3.硬件電路設(shè)計(jì)

3.1分頻器信號(hào)發(fā)生器產(chǎn)生、控制和顯示的總體結(jié)構(gòu)圖如圖所示頻率控制單元時(shí)鐘頻率示波器D/A四種波形頻率控制單元時(shí)鐘頻率示波器D/A四種波形選擇單元選擇單元圖2總體結(jié)構(gòu)圖外部輸入一個(gè)50MHZ的時(shí)鐘頻率，經(jīng)過頻率控制單元控制其頻率在要求的范圍內(nèi)，由4選1數(shù)據(jù)選擇器實(shí)現(xiàn)對(duì)輸出波形的選擇，再通過D/A轉(zhuǎn)換模塊，將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)在示波器上顯示出來。3.2總體原理圖基于VHDL語言設(shè)計(jì)一個(gè)簡(jiǎn)易多功能信號(hào)發(fā)生器，通過選入輸入信號(hào)，可以輸出正弦波、三角波、方波和鋸齒波四種波形信號(hào)。信號(hào)發(fā)生器的控制模塊可以用數(shù)據(jù)選擇器實(shí)現(xiàn)，四種信號(hào)的信號(hào)選擇可以用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)。同時(shí)本設(shè)計(jì)使用原理圖的方法，對(duì)正弦波、三角波、方波和鋸齒波和4選1數(shù)據(jù)選擇器元件進(jìn)行調(diào)用。簡(jiǎn)易多功能信號(hào)發(fā)生器的原理圖如下：圖3總體原理圖3.3DDS的FPGA實(shí)現(xiàn)相位累加器與相位寄存器的設(shè)計(jì)相位累加器與相位寄存器主要完成累加，實(shí)現(xiàn)輸出波形頻率可調(diào)功能。利用QuartusII可編程邏輯器件系統(tǒng)開發(fā)工具進(jìn)行設(shè)計(jì)。首先，打開QuartusII軟件，新建一個(gè)工程管理文件，然后在此工程管理文件中新建一個(gè)VerilogHDL源程序文件，并用硬件描述語言VerilogHDL編寫程序?qū)崿F(xiàn)其功能。在設(shè)計(jì)過程中，可在一個(gè)模塊中描述。3.4D/A轉(zhuǎn)換電路圖4D/A轉(zhuǎn)換電路數(shù)據(jù)轉(zhuǎn)換器輸出的數(shù)據(jù)是數(shù)字形式的電壓值，為實(shí)現(xiàn)數(shù)字電壓值與模擬電壓值之間的轉(zhuǎn)換，系統(tǒng)還專門設(shè)計(jì)D/A轉(zhuǎn)換電路，其D/A轉(zhuǎn)換電路原理圖如圖3所示。4.軟件設(shè)計(jì)4.1Verilog程序設(shè)計(jì)系統(tǒng)軟件的主要任務(wù)是：將送入的頻率，相位差控制字，控制輸出波形種類進(jìn)處理得到三種不同的波形，頻率和相位差。首先是對(duì)DDS子程序進(jìn)行設(shè)計(jì)，利用類屬語句對(duì)輸入頻率字，相位字，累加器，正弦ROM表的地址位寬和數(shù)據(jù)進(jìn)行說明，軟件的主要任務(wù)是在累加器中按輸入的頻率字進(jìn)行循環(huán)累加，將截?cái)嗟臄?shù)據(jù)與輸入的相位字進(jìn)行累加。4.2總程序流程設(shè)計(jì)圖圖5總程序流程圖4.3子程序流程圖圖6子程序流程圖5.結(jié)果分析：5.1波形仿真圖7正弦波仿真圖圖8方波仿真圖圖9三角波仿真圖5.2.輸出波形：正弦波三角波矩形波6.設(shè)計(jì)小結(jié)：本次設(shè)計(jì)以直接數(shù)字頻率合成技術(shù)(DDS)為基礎(chǔ)的波形信號(hào)發(fā)生器工作原理和設(shè)計(jì)過程，并在FPGA實(shí)驗(yàn)平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了滿足各功能指標(biāo)的信號(hào)發(fā)生器。系統(tǒng)硬件除需外加濾波整形電路外，其余部分均可在FPGA開發(fā)實(shí)驗(yàn)系統(tǒng)KH－310上集成開發(fā)，系統(tǒng)軟件可在Quartus下編寫代碼，實(shí)現(xiàn)數(shù)據(jù)信息處理和控制操作等功能。整體開發(fā)環(huán)境成熟，應(yīng)用工具齊全，隨著FPGA性價(jià)比的不斷提高，基于FPGA平臺(tái)開發(fā)信號(hào)發(fā)生器將逐步走向標(biāo)準(zhǔn)化、規(guī)?；彤a(chǎn)品化。在這次課程設(shè)計(jì)中，我的工作主要是相位累加器的底層模塊的代碼編寫和調(diào)試和ROM定制，負(fù)責(zé)波形輸出模塊，能夠完成順利的完成對(duì)波形類型的輸出，如：三角波、方波、正弦波。雖然在設(shè)計(jì)過程中遇到很多困難，不過在老師和同學(xué)的幫助得到了解決，通過這次設(shè)計(jì)也使我的動(dòng)手能力得到加強(qiáng)，學(xué)會(huì)發(fā)現(xiàn)問題并通過查閱資料，與同學(xué)討論請(qǐng)教老師，來解決問題?？傊以谶@次設(shè)計(jì)實(shí)踐中受益匪淺，積累了經(jīng)驗(yàn)。附錄波形輸出moduleROM_READ(CLK50M,F,MOD,V,ROM_DATA);inputCLK50M;//clocksource50Mhz--20nsinput[15:0]F;//1~1,000,000Hzinput[1:0]MOD;//tri,sin,01input[7:0]V;//voltage0~50outputreg[7:0]ROM_DATA;wireDIV_CLK;wire[15:0]DIVP;wire[0:7]tri_data;wire[0:7]sin_data;wire[0:7]toc_data;wire[0:7]mtx_data;reg[6:0]address;assignDIVP=50000000/(256*F);DivClkrom_clk(CLK50M,DIVP,DIV_CLK);TAGtri_rom(address,CLK50M,tri_data);SINsin_rom(address,CLK50M,sin_data);TOCtoc_rom(address,CLK50M,toc_data);MTXmtx_rom(address,CLK50M,mtx_data);always@(posedgeDIV_CLK)beginif(address<=7'b1111110)address<=address+1;elseaddress<=7'h00;endalways@(posedgeDIV_CLK)begin//根據(jù)選取方案不同，刪除對(duì)應(yīng)語句case(MOD)2'b00:ROM_DATA<=(tri_data*V)/50;//三角波2'b01:ROM_DATA<=(sin_data*V)/50;//正弦波2'b10:ROM_DATA<=(toc_data*V)/50;//鋸齒波2'b11:ROM_DATA<=(mtx_data*V)/50;//矩形波endcaseendendmodule基于C8051F單片機(jī)直流電動(dòng)機(jī)反饋控制系統(tǒng)的設(shè)計(jì)與研究基于單片機(jī)的嵌入式Web服務(wù)器的研究MOTOROLA單片機(jī)MC68HC（8）05PV8/A內(nèi)嵌EEPROM的工藝和制程方法及對(duì)良率的影響研究基于模糊控制的電阻釬焊單片機(jī)溫度控制系統(tǒng)的研制基于MCS-51系列單片機(jī)的通用控制模塊的研究基于單片機(jī)實(shí)現(xiàn)的供暖系統(tǒng)最佳啟停自校正（STR）調(diào)節(jié)器單片機(jī)控制的二級(jí)倒立擺系統(tǒng)的研究基于增強(qiáng)型51系列單片機(jī)的TCP/IP協(xié)議棧的實(shí)現(xiàn)基于單片機(jī)的蓄電池自動(dòng)監(jiān)測(cè)系統(tǒng)基于32位嵌入式單片機(jī)系統(tǒng)的圖像采集與處理技術(shù)的研究基于單片機(jī)的作物營(yíng)養(yǎng)診斷專家系統(tǒng)的研究基于單片機(jī)的交流伺服電機(jī)運(yùn)動(dòng)控制系統(tǒng)研究與開發(fā)基于單片機(jī)的泵管內(nèi)壁硬度測(cè)試儀的研制基于單片機(jī)的自動(dòng)找平控制系統(tǒng)研究基于C8051F040單片機(jī)的嵌入式系統(tǒng)開發(fā)基于單片機(jī)的液壓動(dòng)力系統(tǒng)狀態(tài)監(jiān)測(cè)儀開發(fā)模糊Smith智能控制方法的研究及其單片機(jī)實(shí)現(xiàn)一種基于單片機(jī)的軸快流CO〈,2〉激光器的手持控制面板的研制基于雙單片機(jī)沖床數(shù)控系統(tǒng)的研究基于CYGNAL單片機(jī)的在線間歇式濁度儀的研制基于單片機(jī)的噴油泵試驗(yàn)臺(tái)控制器的研制基于單片機(jī)的軟起動(dòng)器的研究和設(shè)計(jì)基于單片機(jī)控制的高速快走絲電火花線切割機(jī)床短循環(huán)走絲方式研究基于單片機(jī)的機(jī)電產(chǎn)品控制系統(tǒng)開發(fā)基于PIC單片機(jī)的智能手機(jī)充電器基于單片機(jī)的實(shí)時(shí)內(nèi)核設(shè)計(jì)及其應(yīng)用研究基于單片機(jī)的遠(yuǎn)程抄表系統(tǒng)的設(shè)計(jì)與研究基于單片機(jī)的煙氣二氧化硫濃度檢測(cè)儀的研制基于微型光譜儀的單片機(jī)系統(tǒng)單片機(jī)系統(tǒng)軟件構(gòu)件開發(fā)的技術(shù)研究基于單片機(jī)的液體點(diǎn)滴速度自動(dòng)檢測(cè)儀的研制基于單片機(jī)系統(tǒng)的多功能溫度測(cè)量?jī)x的研制基于PIC單片機(jī)的電能采集終端的設(shè)計(jì)和應(yīng)用基于單片機(jī)的光纖光柵解調(diào)儀的研制氣壓式線性摩擦焊機(jī)單片機(jī)控制系統(tǒng)的研制基于單片機(jī)的數(shù)字磁通門傳感器基于單片機(jī)的旋轉(zhuǎn)變壓器-數(shù)字轉(zhuǎn)換器的研究基于單片機(jī)的光纖Bragg光柵解調(diào)系統(tǒng)的研究單片機(jī)控制的便攜式多功能乳腺治療儀的研制基于C8051F020單片機(jī)的多生理信號(hào)檢測(cè)儀基于單片機(jī)的電機(jī)運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)Pico專用單片機(jī)核的可測(cè)性設(shè)計(jì)研究基于MCS-51單片機(jī)的熱量計(jì)基于雙單片機(jī)的智能遙測(cè)微型氣象站MCS-51單片機(jī)構(gòu)建機(jī)器人的實(shí)踐研究基于單片機(jī)的輪軌力檢測(cè)基于單片機(jī)的GPS定位儀的研究與實(shí)現(xiàn)基于單片機(jī)的電液伺服控制系統(tǒng)用于單片機(jī)系統(tǒng)的MMC卡文件系統(tǒng)研制基于單片機(jī)的時(shí)控和計(jì)數(shù)系統(tǒng)性能優(yōu)化的研究基于單片機(jī)和CPLD的粗光柵位移測(cè)量系統(tǒng)研究單片機(jī)控制的后備式方波UPS提升高職學(xué)生單片機(jī)應(yīng)用能力的探究基于單片機(jī)控制的自動(dòng)低頻減載裝置研究基于單片機(jī)控制的水下焊接電源的研究基于單片機(jī)的多通道數(shù)據(jù)采集系統(tǒng)基于uPSD3234單片機(jī)的氚表面污染測(cè)量?jī)x的研制基于單片機(jī)的紅外測(cè)油儀的研究96系列單片機(jī)仿真器研究與設(shè)計(jì)基于單片機(jī)的單晶金剛石刀具刃磨設(shè)備的數(shù)控改造基于單片機(jī)的溫度智能控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)基于MSP430單片機(jī)的電梯門機(jī)控制器的研制基于單片機(jī)的氣體測(cè)漏儀的研究基于三菱M16C/6N系列單片機(jī)的CAN/USB協(xié)議轉(zhuǎn)換器基于單片機(jī)和DSP的變壓器油色譜在線監(jiān)測(cè)技術(shù)研究基于單片機(jī)的膛壁溫度報(bào)警系統(tǒng)設(shè)計(jì)基于AVR單片機(jī)的低壓無功補(bǔ)償控制器的設(shè)計(jì)基于單片機(jī)船舶電力推進(jìn)電機(jī)監(jiān)測(cè)系統(tǒng)基于單片機(jī)網(wǎng)絡(luò)的振動(dòng)信號(hào)的采集系統(tǒng)基于單片機(jī)的大容量數(shù)據(jù)存儲(chǔ)技術(shù)的應(yīng)用研究基于單片機(jī)的疊圖機(jī)研究與教學(xué)方法實(shí)踐基于單片機(jī)嵌入式Web服務(wù)器技術(shù)的研究及實(shí)現(xiàn)基于AT89S52單片機(jī)的通用數(shù)據(jù)采集系統(tǒng)基于單片機(jī)的多道脈沖幅度分析儀研究機(jī)器人旋轉(zhuǎn)電弧傳感角焊縫跟蹤單片機(jī)控制系統(tǒng)基于單片機(jī)的控制系統(tǒng)在PLC虛擬教學(xué)實(shí)驗(yàn)中的應(yīng)用研究基于單片機(jī)系統(tǒng)的網(wǎng)絡(luò)通信研究與應(yīng)用基于PIC16F877單片機(jī)的莫爾斯碼自動(dòng)譯碼系統(tǒng)設(shè)計(jì)與研究基于單片機(jī)的模糊控制器在工業(yè)電阻爐上的應(yīng)用研究基于雙單片機(jī)沖床數(shù)控系統(tǒng)的研究與開發(fā)基于Cygnal單片機(jī)的μC/OS-Ⅱ的研究基于單片機(jī)的一體化智能差示掃描量熱儀系統(tǒng)研究基于TCP/IP協(xié)議的單片機(jī)與Internet互聯(lián)的研究與實(shí)現(xiàn)變頻調(diào)速液壓電梯單片機(jī)控制器的研究基于單片機(jī)γ-免疫計(jì)數(shù)器自動(dòng)換樣功能的研究與實(shí)現(xiàn)基于單片機(jī)的倒立擺控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)單片機(jī)嵌入式以太網(wǎng)防盜報(bào)警系統(tǒng)基于51單片機(jī)的嵌入式Internet系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)單片機(jī)監(jiān)測(cè)系統(tǒng)在擠壓機(jī)上的應(yīng)用MSP430單片機(jī)在智能水表系統(tǒng)上的研究與應(yīng)用基于單片機(jī)的嵌入式系統(tǒng)中TCP/IP協(xié)議棧的實(shí)現(xiàn)與應(yīng)用單片機(jī)在高樓恒壓供水系統(tǒng)中的應(yīng)用基于ATmega16單片機(jī)的流量控制器的開發(fā)基于MSP430單片機(jī)的遠(yuǎn)程抄表系統(tǒng)及智能網(wǎng)絡(luò)水表的設(shè)計(jì)基于MSP430單片機(jī)具有數(shù)據(jù)存儲(chǔ)與回放功能的嵌入式電子血壓計(jì)的設(shè)計(jì)基于單片機(jī)的氨分解率檢測(cè)系統(tǒng)的研究與開發(fā)鍋爐的單片機(jī)控制系統(tǒng)基于單片機(jī)控制的電磁振動(dòng)式播種控制系統(tǒng)的設(shè)計(jì)基于單片機(jī)技術(shù)的WD