集成電路制造工藝流程課件-參考

集成電路設(shè)計(jì)原理國際微電子中心第一章集成電路制造工藝流程集成電路（IntegratedCircuit）制造工藝是集成電路實(shí)現(xiàn)的手段，也是集成電路設(shè)計(jì)的基礎(chǔ)。2013-4-18韓良1集成電路設(shè)計(jì)原理國際微電子中心引言1.無生產(chǎn)線集成電路設(shè)計(jì)技術(shù)?隨著集成電路發(fā)展的過程，其發(fā)展的總趨勢是革新工藝、提高集成度和速度。?設(shè)計(jì)工作由有生產(chǎn)線集成電路設(shè)計(jì)到無生產(chǎn)線集成電路設(shè)計(jì)的發(fā)展過程。?無生產(chǎn)線（Fabless）集成電路設(shè)計(jì)公司。如美國有200多家、臺灣有100多家這樣的設(shè)計(jì)公司。2013-4-18韓良2集成電路設(shè)計(jì)原理國際微電子中心引言2.代客戶加工（代工）方式?芯片設(shè)計(jì)單位和工藝制造單位的分離，即芯片設(shè)計(jì)單位可以不擁有生產(chǎn)線而存在和發(fā)展，而芯片制造單位致力于工藝實(shí)現(xiàn)，即代客戶加工（簡稱代工）方式。?代工方式已成為集成電路技術(shù)發(fā)展的一個(gè)重要特征。2013-4-18韓良3集成電路設(shè)計(jì)原理國際微電子中心引言3.PDK文件?首先，代工單位將經(jīng)過前期開發(fā)確定的一套工藝?設(shè)計(jì)文件PDK（PocessDesignKits)通過因特網(wǎng)傳送給設(shè)計(jì)單位。PDK文件包括：工藝電路模擬用的器件的SPICE（SimulationProgramwithICEmphasis）參數(shù)，版圖設(shè)計(jì)用的層次定義，設(shè)計(jì)規(guī)則，晶體管、電阻、電容等元件和通孔（VIA）、焊盤等基本結(jié)構(gòu)的版圖，與設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查（DRC）、參數(shù)提取（EXT）和版圖電路對照（LVS）用的文件。韓良42013-4-18集成電路設(shè)計(jì)原理國際微電子中心引言4.電路設(shè)計(jì)和電路仿真?設(shè)計(jì)單位根據(jù)研究項(xiàng)目提出的技術(shù)指標(biāo)，在自己掌握的電路與系統(tǒng)知識的基礎(chǔ)上，利用PDK提供的工藝數(shù)據(jù)和CAD/EDA工具，進(jìn)行電路設(shè)計(jì)、電路仿真（或稱模擬）和優(yōu)化、版圖設(shè)計(jì)、設(shè)計(jì)規(guī)則檢查DRC、參數(shù)提取和版圖電路圖對照LVS，最終生成通常稱之為GDS-Ⅱ格式的版圖文件。再通過因特網(wǎng)傳送到代工單位。2013-4-18韓良5集成電路設(shè)計(jì)原理國際微電子中心引言5.掩模與流片?代工單位根據(jù)設(shè)計(jì)單位提供的GDS-Ⅱ格式的版圖數(shù)據(jù)，首先制作掩模（Mask），將版圖數(shù)據(jù)定義的圖形固化到鉻板等材料的一套掩模上。?一張掩模一方面對應(yīng)于版圖設(shè)計(jì)中的一層的圖形，另一方面對應(yīng)于芯片制作中的一道或多道工藝。?在一張張掩模的參與下，工藝工程師完成芯片的流水式加工，將版圖數(shù)據(jù)定義的圖形最終有序的固化到芯片上。這一過程通常簡稱為“流片”。2013-4-18韓良6集成電路設(shè)計(jì)原理國際微電子中心引言6.代工工藝代工（Foundry）廠家很多，如：?????無錫上華（0.6/0.5?mCOS和4?mBiCMOS工藝)上海先進(jìn)半導(dǎo)體公司(1?mCOS工藝)首鋼NEC(1.2/0.18?mCOS工藝)上海華虹NEC(0.35?mCOS工藝)上海中芯國際(8英寸晶圓0.25/0.18?mCOS工藝)韓良72013-4-18集成電路設(shè)計(jì)原理國際微電子中心引言6.代工工藝代工（Foundry）廠家很多，如：????宏力8英寸晶圓0.25/0.18?mCMOS工藝華虹NEC8英寸晶圓0.25?mCMOS工藝臺積電(TSMC)在松江籌建8英寸晶圓0.18?mCMOS工藝聯(lián)華(UMC)在蘇州籌建8英寸晶圓0.18?mCMOS工藝等等。2013-4-18韓良8集成電路設(shè)計(jì)原理國際微電子中心7.境外代工廠家一覽表2013-4-18韓良9集成電路設(shè)計(jì)原理國際微電子中心引言8.芯片工程與多項(xiàng)目晶圓計(jì)劃???F&F(FablessandFoundry)模式工業(yè)發(fā)達(dá)國家通過組織無生產(chǎn)線IC設(shè)計(jì)的芯片計(jì)劃來促進(jìn)集成電路設(shè)計(jì)的專業(yè)發(fā)展、人才培養(yǎng)、技術(shù)研究和中小企業(yè)產(chǎn)品開發(fā)，而取得成效。這種芯片工程通常由大學(xué)或研究所作為龍頭單位負(fù)責(zé)人員培訓(xùn)、技術(shù)指導(dǎo)、版圖匯總、組織芯片的工藝實(shí)現(xiàn)，性能測試和封裝。大學(xué)教師、研究生、研究機(jī)構(gòu)、中小企業(yè)作為工程受益群體，自愿參加，并付一定費(fèi)用。韓良102013-4-18集成電路設(shè)計(jì)原理國際微電子中心RelationofF&F(無生產(chǎn)線與代工的關(guān)系)8.芯片工程與多項(xiàng)目晶圓計(jì)劃2013-4-18韓良11集成電路設(shè)計(jì)原理國際微電子中心引言8.芯片工程與多項(xiàng)目晶圓計(jì)劃??多項(xiàng)目晶圓MPW（multi-projectwafer)技術(shù)服務(wù)是一種國際科研和大學(xué)計(jì)劃的流行方式。MPW技術(shù)把幾到幾十種工藝上兼容的芯片拼裝到一個(gè)宏芯片（Macro-Chip）上然后以步進(jìn)的方式排列到一到多個(gè)晶圓上，制版和硅片加工費(fèi)用由幾十種芯片分擔(dān)，極大地降低芯片研制成本，在一個(gè)晶圓上可以通過變換版圖數(shù)據(jù)交替布置多種宏芯片。2013-4-18韓良12集成電路設(shè)計(jì)原理國際微電子中心代工單位與其他單位關(guān)系圖2013-4-18韓良13集成電路設(shè)計(jì)原理國際微電子中心集成電路制造工藝分類1.雙極型工藝（bipolar）2.MOS工藝3.BiMOS工藝2013-4-18韓良14集成電路設(shè)計(jì)原理國際微電子中心§1-1雙極集成電路典型的PN結(jié)隔離工藝2013-4-18韓良15集成電路設(shè)計(jì)原理國際微電子中心思考題1.需要幾塊光刻掩膜版(mask)?2.每塊掩膜版的作用是什么？3.器件之間是如何隔離的？4.器件的電極是如何引出的？5.埋層的作用？2013-4-18韓良16集成電路設(shè)計(jì)原理國際微電子中心雙極集成電路的基本制造工藝，可以粗略的分為兩類：一類為在元器件間要做隔離區(qū)。隔離的方法有多種，如PN結(jié)隔離，全介質(zhì)隔離及PN結(jié)-介質(zhì)混合隔離等。另一類為器件間的自然隔離。典型PN結(jié)隔離工藝是實(shí)現(xiàn)集成電路制造的最原始工藝，迄今為止產(chǎn)生的各種雙極型集成電路制造工藝都是在此工藝基礎(chǔ)上改進(jìn)而來的。2013-4-18韓良17集成電路設(shè)計(jì)原理國際微電子中心1.1.1典型PN結(jié)隔離工藝流程襯底準(zhǔn)備氧化埋層光刻埋層擴(kuò)散生長外延氧化隔離光刻發(fā)射區(qū)擴(kuò)散、氧化發(fā)射區(qū)光刻基區(qū)擴(kuò)散、再分布（氧化）基區(qū)光刻隔離擴(kuò)散、推進(jìn)(氧化)引線孔光刻淀積金屬反刻金屬淀積鈍化層光刻壓焊點(diǎn)合金化及后工序2013-4-18韓良集成電路設(shè)計(jì)原理國際微電子中心1.1.1工藝流程襯底準(zhǔn)備（P型）?氧化?光刻n+埋層區(qū)?n+埋層區(qū)注入?清潔表面P-Sub2013-4-18韓良19集成電路設(shè)計(jì)原理國際微電子中心1.1.1工藝流程（續(xù)1）?生長n-外延?隔離氧化?光刻p+隔離區(qū)?p+隔離注入?p+隔離推進(jìn)N+N-N+20N-P-Sub2013-4-18韓良集成電路設(shè)計(jì)原理國際微電子中心1.1.1工藝流程（續(xù)2）?光刻硼擴(kuò)散區(qū)?硼擴(kuò)散?氧化P+P-Sub2013-4-18N+韓良N-P+N+21N-P+集成電路設(shè)計(jì)原理國際微電子中心1.1.1工藝流程（續(xù)3）?光刻磷擴(kuò)散區(qū)?磷擴(kuò)散?氧化P+P-Sub2013-4-18PN+韓良N-P+PN+22N-P+集成電路設(shè)計(jì)原理國際微電子中心1.1.1工藝流程（續(xù)4）?光刻引線孔?清潔表面P+P-Sub2013-4-18PN+韓良N-P+PN+23N-P+集成電路設(shè)計(jì)原理國際微電子中心1.1.1工藝流程（續(xù)5）?蒸鍍金屬?反刻金屬P+P-Sub2013-4-18PN+韓良N-P+PN+24N-P+集成電路設(shè)計(jì)原理國際微電子中心1.1.1工藝流程（續(xù)6）?鈍化?光刻鈍化窗口?后工序P+P-Sub2013-4-18PN+韓良N-P+PN+25N-P+集成電路設(shè)計(jì)原理國際微電子中心1.1.2光刻掩膜版匯總埋層區(qū)?隔離墻?硼擴(kuò)區(qū)?磷擴(kuò)區(qū)?引線孔?金屬連線?鈍化窗口GNDViVoVDDRT2013-4-18韓良26集成電路設(shè)計(jì)原理國際微電子中心1.1.3外延層電極的引出歐姆接觸電極：金屬與參雜濃度較低的外延層相接觸易形成整流接觸（金半接觸勢壘二極管）。因此，外延層電極引出處應(yīng)增加濃擴(kuò)散。鈍化層EN+BPCN+SiO2EBN+CN++P光刻膠SiO2–N-epiP+P–N-epiP+P-Sub2013-4-18韓良N+埋層27集成電路設(shè)計(jì)原理國際微電子中心1.1.4埋層的作用1.減小串聯(lián)電阻（集成電路中的各個(gè)電極均從上表面引出，外延層電阻率較大且路徑較長。2.減小寄生pnp晶體管的影響（第二章介紹）鈍化層EN+B–N-epiCN+SiO2EBN+CN++P光刻膠PP+PSiO2–N-epiP+P-Sub2013-4-18韓良N+埋層28集成電路設(shè)計(jì)原理國際微電子中心1.1.5隔離的實(shí)現(xiàn)--N-epiN-epi1.P+隔離擴(kuò)散要擴(kuò)穿外延層，與p型襯底連通。因此，將n型外延層分割成若干個(gè)“島”。P-SubP-SubP-SubPP(GND)(GND)(GND)2.P+隔離接電路最低電位，使“島”與++NN“島”之間形成兩個(gè)背靠背的反偏二極管。E+P光刻膠BSiO2+NP–N-epiCN+鈍化層SiO2+PEBN+P–N-epiCN+P+SiO2P-Sub2013-4-18韓良N+埋層29集成電路設(shè)計(jì)原理國際微電子中心1.1.6練習(xí)1描述PN結(jié)隔離雙極工藝的流程及光刻掩膜版的作用；2說明埋層的作用。2013-4-18韓良30集成電路設(shè)計(jì)原理國際微電子中心§1.2N阱硅柵CMOS集成電路制造工藝2013-4-18韓良31集成電路設(shè)計(jì)原理國際微電子中心思考題1.需要幾塊光刻掩膜版？各自的作用是什么？2.什么是局部氧化（LOCOS)？（LocalOxidationofSilicon)3.什么是硅柵自對準(zhǔn)(SelfAligned)？4.N阱的作用是什么？5.NMOS和PMOS的源漏如何形成的？2013-4-18韓良32集成電路設(shè)計(jì)原理國際微電子中心2013-4-18韓良33集成電路設(shè)計(jì)原理國際微電子中心2013-4-18韓良34集成電路設(shè)計(jì)原理國際微電子中心1.2.1N阱硅柵CMOS工藝主要流程（參考P阱硅柵CMOS工藝流程）襯底準(zhǔn)備生長SiO2和Si3N4N阱光刻、注入、推進(jìn)生長SiO2和Si3N4場區(qū)光刻閾值電壓調(diào)整區(qū)光刻、注入清潔有源區(qū)表面、長柵氧場區(qū)氧化(局部氧化)N管場區(qū)光刻、注入多晶淀積、參雜、光刻N(yùn)+接觸孔光刻、注入淀積金屬1、反刻2013-4-18韓N管LDD光刻、注入接觸孔光刻P管LDD光刻、注入側(cè)墻氧化物淀積、側(cè)墻腐蝕P+有源區(qū)光刻、注入BPSG淀積N+有源區(qū)光刻、注入淀積金屬2、反刻淀積絕緣介質(zhì)良通孔孔光刻淀積鈍化層、光刻集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程1.襯底準(zhǔn)備P型單晶片P+/P外延片2013-4-18韓良36集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程2.氧化、光刻N(yùn)阱(nwell)-P-Sub2013-4-18韓良37集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程3.N-阱注入，N-阱推進(jìn),退火，清潔表面N阱P-Sub2013-4-18韓良38集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程4.長薄氧、長氮化硅、光刻場區(qū)(active反版)N阱P-Sub2013-4-18韓良39集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程5.場區(qū)氧化（LOCOS）,清潔表面(場區(qū)氧化前可做N管場區(qū)注入和P管場區(qū)注入）P-Sub2013-4-18韓良40集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程6.柵氧化,淀積多晶硅，反刻多晶（polysilicon—poly)P-Sub2013-4-18韓良41集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程+7.Pactive注入（Pplus）（硅柵自對準(zhǔn)）P-Sub2013-4-18韓良42集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程8.+Nactive注入（Nplus—Pplus反版）（硅柵自對準(zhǔn)）P-Sub2013-4-18韓良43集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程9.淀積BPSG，光刻接觸孔(contact)，回流P-Sub2013-4-18韓良44集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程10.蒸鍍金屬1，反刻金屬1（metal1)P-Sub2013-4-18韓良45集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程11.絕緣介質(zhì)淀積，平整化，光刻通孔(via)P-Sub2013-4-18韓良46集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程12.蒸鍍金屬2，反刻金屬2（metal2)P-Sub2013-4-18韓良47集成電路設(shè)計(jì)原理國際微電子中心1.2.2N阱硅柵CMOS工藝主要流程13.鈍化層淀積，平整化，光刻鈍化窗孔(pad)P-Sub2013-4-18韓良48集成電路設(shè)計(jì)原理國際微電子中心1.2.3N阱硅柵CMOS工藝光刻掩膜版匯總簡圖N阱?有源區(qū)?多晶?Pplus?Nplus?接觸孔?金屬1?通孔?金屬2?PAD2013-4-18韓良49集成電路設(shè)計(jì)原理國際微電子中心1.2.4局部氧化的作用1.提高場區(qū)閾值電壓2.減緩表面臺階3.減小表面漏電流N-阱P-Sub2013-4-18韓良50集成電路設(shè)計(jì)原理國際微電子中心1.2.5硅柵自對準(zhǔn)的作用在硅柵形成后，利用硅柵的遮蔽作用來形成MOS管的溝道區(qū)，使MOS管的溝道尺寸更精確，寄生電容更小。N-阱P-Sub2013-4-18韓良51集成電路設(shè)計(jì)原理國際微電子中心1.2.6MOS管襯底電極的引出NMOS管和PMOS管的襯底電極都從上表面引出，由于P-Sub和N阱的參雜濃度都較低，為了避免整流接觸，電極引出處必須有濃參雜區(qū)。N-阱P-Sub2013-4-18韓良52集成電路設(shè)計(jì)原理國際微電子中心1.2.7LDD注入

多晶硅柵

側(cè)墻氧化物

在P+（N+）有源區(qū)注入前可以進(jìn)行LDD注入，以便減小短溝道效應(yīng)和熱載流子效應(yīng)。LDD源漏區(qū)

用Pplus版光刻后進(jìn)行PMOS管LDD注入，用Nplus版光刻后進(jìn)行NMOS管LDD注入，都是以光刻膠膜作為注入遮蔽膜。LDD注入之后，先制作側(cè)墻，然后再進(jìn)行P+（N+）有源區(qū)光刻、注入。2013-4-18韓良集成電路設(shè)計(jì)原理國際微電子中心1.2.8接觸孔摻雜為了改善有源區(qū)接觸孔特性，在光刻接觸孔之后、回流之前，用Nplus版光刻，對接觸孔進(jìn)行N+注入用Pplus版光刻，對接觸孔進(jìn)行P+注入BPSG

P

+N

+P

N-well+P-sub良N

+2013-4-18韓集成電路設(shè)計(jì)原理國際微電子中心1.2.9其它MOS工藝簡介雙層多晶：易做多晶電容、多晶電阻、疊柵MOS器件，適合CMOS數(shù)/?；旌想娐?、EEPROM等多層金屬：便于布線，連線短，連線占面積小，適合大規(guī)模、高速CMOS電路P阱CMOS工藝雙阱CMOS工藝E/DNMOS工藝2013-4-18韓良集成電路設(shè)計(jì)原理國際微電子中心1.2.10練習(xí)1.闡述N阱硅柵CMOS集成電路制造工藝的主要流程，說明流程中需要哪些光刻掩膜版及其作用。2.何為硅柵自對準(zhǔn)？2013-4-18韓良56集成電路設(shè)計(jì)原理國際微電子中心§1.3其它集成電路制造工藝簡介2013-4-18韓良57集成電路設(shè)計(jì)原理國際微電子中心1.3.1雙層多晶、多層金屬CMOS工藝雙層多晶：易做多晶電容、多晶電阻、疊柵MOS器件，適合CMOS數(shù)/模混合電路、EEPROM等多層金屬：便于布線，連線短，連線占