電子科技大學(xué)數(shù)字電路期末考試樣題

一、填空題1．五個變量構(gòu)成的所有最小項之和等于()。2．已知某數(shù)的二進制原碼表示為(110110)2,則其對應(yīng)的8-bit補碼表示為()2。3．已知，則（）。4．要使D觸發(fā)器按工作，則D觸發(fā)器的輸入D=（）。5．用移位寄存器產(chǎn)生1101010序列，至少需要（6）位的移位寄存器。二、單項選擇題：1.若要將一異或門當(dāng)作反相器（非門）使用，則輸入端A、B端的連接方式是（）。A.A或B中有一個接“0”B.A或B中有一個接“C.A和B并聯(lián)使用D.不能實現(xiàn)2．組合電路的競爭冒險是由于（）引起的。A.電路不是最簡B.電路有多個輸出C.電路中使用不同的門電路D.電路中存在延時3．某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)邏輯功能的表達式中，具有唯一性的是（）。A．該邏輯函數(shù)的最簡與或式B．該邏輯函數(shù)的積之和標(biāo)準(zhǔn)型C．該邏輯函數(shù)的最簡或與式D．該邏輯函數(shù)的和之積式4．若最簡狀態(tài)轉(zhuǎn)換表中，狀態(tài)數(shù)為n，則所需狀態(tài)變量數(shù)K為（）的整數(shù)．A．B．C．D．000000001010011100101110111圖15．某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖1所示，其該計數(shù)器的模為（）。A．八B.五C.四D.三組合電路分析：1．求邏輯函數(shù)的最簡積之和表達式。2．已知邏輯函數(shù)，請寫出該函數(shù)的標(biāo)準(zhǔn)和（最小項之和）表達式：3．找出邏輯表達式對應(yīng)的電路的所有靜態(tài)冒險。四、組合電路設(shè)計：1、試用一片三輸入八輸出譯碼器74X138和適當(dāng)?shù)呐c非門實現(xiàn)函數(shù)：畫出電路連接圖。譯碼器如右圖所示。2、一個多路復(fù)用器，具有4個2位輸入總線P、Q、R、T，3個選擇輸入端S2~S0根據(jù)表1選定4個輸入總線中的一個來驅(qū)動2位輸出總線Y。如圖2所示，可以使用一片74x153（四選一多路復(fù)用器）和一個碼轉(zhuǎn)換器實現(xiàn)該功能，試寫出圖2中“碼轉(zhuǎn)換器”對應(yīng)的真值表和邏輯表達式。表1S2表1S2S1S0選擇的輸入000P001P010P011Q100P101P110R111T碼轉(zhuǎn)換器圖2，七、設(shè)計一個MEALY型序列檢測器，當(dāng)且僅當(dāng)輸入X是1111或1101時，輸出Z為1。允許重疊。寫出最簡狀態(tài)/輸出表或狀態(tài)圖。比如：X：0011011110111010000Z：0000010010100010000解：狀態(tài)/輸出表：含義SX01未收到1位有效碼AA，0B，0收到1個1BA，0C，0收到11CD，0E，0收到110DA，0B，1收到111EA，0E，1S*，Z八、74x163為同步清零，同步計數(shù)的4位二進制計數(shù)器，利用74x163和集成多路選擇器74x151構(gòu)成的序列發(fā)生器電路如圖5所示。試分析當(dāng)M=0和M=1時，電路中Q2Q1Q0的輸出序列以及計數(shù)器分別工作在幾進制。寫出當(dāng)M=0和M=1輸出Y處產(chǎn)生的序列。圖5圖5解：1）M=0時，Q2Q1Q0的輸出序列為：000001010011100101110111000，為八進制計數(shù)器；M=1時，Q2Q1Q0的輸出序列為：00101001