高頻電子線路-第9章課件

高頻電子線路清華大學(xué)出版社2012.6高頻電子線路清華大學(xué)出版社第9章高頻電路的集成與EDA技術(shù)簡(jiǎn)介高頻集成電路如何分類？制作有哪些過程？高頻集成電路的發(fā)展有哪些挑戰(zhàn)？高頻電路發(fā)展的趨勢(shì)是什么？電子設(shè)計(jì)自動(dòng)化(EDA)工具在高頻電路設(shè)計(jì)中起何作用？目前流行的高頻EDA工具有哪些？第9章高頻電路的集成與EDA技術(shù)簡(jiǎn)介高頻集成電路如何9.1高頻電路的集成技術(shù)高頻集成電路由不同功能的電路通過微帶線組合而成。各電路均由平面化的半導(dǎo)體器件、無源集總參數(shù)元件及分布參數(shù)元件構(gòu)成。高頻集成電路具有高可靠性、可重復(fù)性好、電路性能更好、體積小及成本低等優(yōu)點(diǎn)。9.1高頻電路的集成技術(shù)高頻集成電路由不同功能的電路通9.1.1高頻集成技術(shù)與挑戰(zhàn)高頻集成技術(shù)：高頻集成電路可分為混合高頻集成電路和單片高頻集成電路混合高頻集成電路中將其中的固態(tài)器件和無源元件焊接在介質(zhì)基板上，其中的高頻無源元件包括集總參數(shù)元件和分布參數(shù)元件，采用厚膜或薄膜技術(shù)制作。集總參數(shù)元件可以芯片形式焊接也可以采用多層沉淀和電鍍技術(shù)制作，對(duì)分布參數(shù)元件使用單層金屬化工藝制作。混合高頻集成電路分為標(biāo)準(zhǔn)混合高頻集成電路和小型混合高頻集成電路9.1.1高頻集成技術(shù)與挑戰(zhàn)高頻集成技術(shù)：標(biāo)準(zhǔn)混合高頻集成電路采用單層金屬化技術(shù)制作導(dǎo)體線和傳輸線，將分立元件如電感、電容、晶體管等焊接在基片上小型混合高頻集成電路采用多層制作技術(shù)，無源電感、電容、傳輸線等一次性沉淀在基片上，半導(dǎo)體器件如二極管、晶體管等則焊接在基片表面，這樣電路尺寸比標(biāo)準(zhǔn)混合高頻集成電路小，但比單片高頻集成電路大高頻電子線路-第9章ppt課件單片高頻集成電路起源于低頻集成電路。一個(gè)集成電路的制作過程包括：晶體生成并批量生產(chǎn)晶圓(Wafer)，設(shè)計(jì)者利用EDA工具設(shè)計(jì)特定功能的電路，經(jīng)驗(yàn)證后用于后端的布局布線并驗(yàn)證，并以此制作掩?；蚩刂乒鈱W(xué)及電子束在晶圓上進(jìn)行氧化、擴(kuò)散、離子注入、沉積(deposition)、蝕刻(etching)、照相制板、鍍膜及后期的切割、歸類、單個(gè)制膜、焊接、封裝、測(cè)試。單片高頻集成電路采用類似的集成電路制作過程，但電路頻率更高，由此導(dǎo)致電路的前端和后端設(shè)計(jì)技術(shù)、EDA工具、半導(dǎo)體材料等均有所不同。單片高頻集成電路起源于低頻集成電路。一個(gè)集成電路的制作過程包單片高頻集成電路帶來的挑戰(zhàn)包括設(shè)計(jì)技術(shù)、設(shè)計(jì)工具和生產(chǎn)成本。(1)設(shè)計(jì)技術(shù)。設(shè)計(jì)技術(shù)包括系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)、電路板圖設(shè)計(jì)、寄生參數(shù)提取、全芯片驗(yàn)證等。(2)設(shè)計(jì)工具。設(shè)計(jì)工具使設(shè)計(jì)過程自動(dòng)化，使設(shè)計(jì)可以并行進(jìn)行，大大提高了設(shè)計(jì)效率，減低了對(duì)設(shè)計(jì)者的經(jīng)驗(yàn)要求。單片高頻集成電路帶來的挑戰(zhàn)包括設(shè)計(jì)技術(shù)、設(shè)計(jì)工具和生產(chǎn)成本。(3)生產(chǎn)成本。單片高頻集成電路的生產(chǎn)成本包括初始成本、晶片制造成本、后加工成本等。總之，第一個(gè)芯片的生產(chǎn)成本非常昂貴，但一旦設(shè)計(jì)成功，隨著時(shí)間的推移成品率會(huì)提高，銷量的增加也會(huì)攤薄生產(chǎn)成本。晶片制造成本是直接制造成本，該成本是固定的，與成品率無關(guān)。后加工成本包括切割、焊接和封裝，后加工中每一步驟均有可能發(fā)生芯片的損毀，因此后加工會(huì)影響成品率。單片高頻集成電路帶來的挑戰(zhàn)(3)生產(chǎn)成本。單片高頻集成電路的生產(chǎn)成本包括初始成本、晶9.1.2高頻集成電路的發(fā)展與趨勢(shì)集成度更高即集成電路的特征尺寸不斷減小，進(jìn)而芯片內(nèi)規(guī)模更大，芯片所能應(yīng)用的頻率會(huì)更高，功耗更小、封裝更小，以及高頻處理的數(shù)字化和智能化。集成電路的特征尺寸每三年減小30%，集成度增加4倍的Moore定律已經(jīng)被不斷地證明其正確，加工工藝由1μm、0.8μm，到0.5μm、0.35μm、0.25μm，再到0.18μm、0.13μm、90μm、45nm等芯片的工藝進(jìn)步導(dǎo)致集成度提高，集成度提高導(dǎo)致芯片的規(guī)模不斷擴(kuò)大，芯片內(nèi)集成超過1000萬(wàn)門電路已很平常。集成規(guī)模的擴(kuò)大也使芯片的功能更完善，在一個(gè)單芯片上集成各種功能的片上系統(tǒng)(包括ADC、DAC、射頻前端、控制器等)已不罕見。9.1.2高頻集成電路的發(fā)展與趨勢(shì)集成度更高即集成電路的移動(dòng)通信技術(shù)的大量使用和不斷發(fā)展使其工作頻段不斷提高，以便獲得更高的傳輸帶寬，因此射頻集成電路必將適應(yīng)這一發(fā)展，出現(xiàn)更高頻率的射頻集成電路。射頻芯片的另一個(gè)發(fā)展趨勢(shì)就是功耗和封裝尺寸不斷減小，通常芯片的供電電壓也會(huì)不斷降低。隨著軟件無線電技術(shù)的發(fā)展，數(shù)字處理將越來越靠近射頻，越來越多的高頻信號(hào)處理電路將用數(shù)字信號(hào)處理來實(shí)現(xiàn)，使系統(tǒng)更具有靈活性。特別是片上系統(tǒng)將不僅含有高頻電路而且也含有大量的數(shù)字及其他模擬電路，使芯片不再僅是一個(gè)普通的硬件，而是含有大量可編程器件(如軟件可編程的MPU、DSP，以及硬件可編程的FPGA，等等)的較完整的系統(tǒng)。相信隨著技術(shù)的不斷發(fā)展，一個(gè)芯片就是完整系統(tǒng)的時(shí)代將會(huì)離我們?cè)絹碓浇?。移?dòng)通信技術(shù)的大量使用和不斷發(fā)展使其工作頻段不斷提高，以便獲9.2高頻電路的EDA技術(shù)簡(jiǎn)介EDA(ElectronicsDesignAutomation)即電子設(shè)計(jì)自動(dòng)化。EDA技術(shù)的發(fā)展經(jīng)歷了從利用計(jì)算機(jī)輔助進(jìn)行集成電路的版圖設(shè)計(jì)，印制電路板(PCB)的布局布線設(shè)計(jì)的硬件電路輔助設(shè)計(jì)階段；到計(jì)算機(jī)輔助原理圖輸入、邏輯仿真、電路分析、自動(dòng)布局布線、PCB的后分析等的計(jì)算機(jī)輔助工程的階段；再到電子系統(tǒng)設(shè)計(jì)自動(dòng)化的階段在電子系統(tǒng)設(shè)計(jì)自動(dòng)化階段，EDA工具將人們從繁重的設(shè)計(jì)工作中解脫出來，使廣大的電子設(shè)計(jì)工程師能夠以一種全新的方式進(jìn)行電路的設(shè)計(jì)(即自頂向下的由概念驅(qū)動(dòng)的設(shè)計(jì))。從而使一個(gè)經(jīng)驗(yàn)不是很豐富的設(shè)計(jì)者也能夠設(shè)計(jì)出高質(zhì)量的芯片或電路，極大地提高了設(shè)計(jì)者的工作效率，減少了設(shè)計(jì)差錯(cuò)，縮短了產(chǎn)品的上市時(shí)間。對(duì)集成電路設(shè)計(jì)來說，設(shè)計(jì)方法和高水平的計(jì)算機(jī)輔助設(shè)計(jì)工具是成功的關(guān)鍵。對(duì)于通常的VLSI，EDA的工具非常多，有包括綜合、模擬、版圖設(shè)計(jì)、驗(yàn)證、測(cè)試生成等在內(nèi)的一系列工具來支持整個(gè)設(shè)計(jì)過程。但對(duì)高頻集成電路，目前尚不具備一整套完善的EDA工具，主要的前端設(shè)計(jì)工具是電路級(jí)的模擬或仿真。這里主要介紹用于高頻電路設(shè)計(jì)仿真的EDA工具，首先一個(gè)是適合教學(xué)用的EWB或其升級(jí)Multisim10電路仿真軟件，本章最后簡(jiǎn)單介紹幾個(gè)流行的商用工具。9.2高頻電路的EDA技術(shù)簡(jiǎn)介EDA(Electroni9.2.1教學(xué)用的EWB1．EWB(MultiSim)簡(jiǎn)介EWB(ElectronicsWorkbench，現(xiàn)稱為MultiSim)是一個(gè)電子工作平臺(tái)，它是加拿大InteractiveImageTechnologies公司于20世紀(jì)80年代末、90年代初推出的電子電路仿真的虛擬電子工作臺(tái)軟件，后由美國(guó)NI公司推出MultiSim。9.2.1教學(xué)用的EWB1．EWB(MultiSim)簡(jiǎn)MultiSim具有如下特點(diǎn)(1)采用直觀的圖形界面創(chuàng)建電路。在計(jì)算機(jī)屏幕上模仿真實(shí)驗(yàn)室的工作臺(tái)，繪制電路圖需要的元器件、電路仿真需要的測(cè)試儀器均可直接從屏幕上選取。(2)軟件儀器的控制面板外形和操作方式都與實(shí)物相似，可以實(shí)時(shí)顯示測(cè)量結(jié)果。(3)

EWB軟件帶有豐富的電路元件庫(kù)，提供多種電路分析方法。(4)作為設(shè)計(jì)工具，它可以同其他流行的電路分析、設(shè)計(jì)和制板軟件交換數(shù)據(jù)。(5)

EWB(Multisim)是一個(gè)優(yōu)秀的電子技術(shù)訓(xùn)練工具，利用它提供的虛擬儀器可以用比實(shí)驗(yàn)室中更靈活的方式進(jìn)行電路實(shí)驗(yàn)，仿真電路的實(shí)際運(yùn)行情況，熟悉常用電子儀器測(cè)量方法。MultiSim具有如下特點(diǎn)2．Multisim10原理圖輸入與仿真過程以一個(gè)電容三點(diǎn)式振蕩電路為例介紹其基本操作流程，分為原理圖輸入和電路功能仿真兩部分。1)原理圖輸入步驟一：原理圖創(chuàng)建。步驟二：放置元件。步驟三：電路連線。2)電路功能仿真步驟一：用虛擬儀器觀察電路。步驟二：仿真。步驟三：電路分析。2．Multisim10原理圖輸入與仿真過程9.2.2商用的EDA軟件介紹常用的商用EDA軟件有以下幾款(1)

Protel用于一個(gè)完整的電路板級(jí)全方位電子設(shè)計(jì)，包括原理圖繪制、模擬電路與數(shù)字電路混合信號(hào)仿真、多層印制電路板設(shè)計(jì)、可編程邏輯器件設(shè)計(jì)、圖標(biāo)生成、電子表格生成等功能。(2)

Orcad是一種功能強(qiáng)大的EDA設(shè)計(jì)軟件，該軟件集成了電路原理圖繪制、印制電路板設(shè)計(jì)、數(shù)字電路仿真、可編程邏輯設(shè)計(jì)、模擬數(shù)字電路的混合仿真等功能。9.2.2商用的EDA軟件介紹常用的商用EDA軟件有以下(3)

Cadence是由cadence公司推出的高級(jí)EDA軟件，可完成原理圖設(shè)計(jì)、模擬數(shù)字仿真及混合仿真、印制電路板設(shè)計(jì)與制作，還可進(jìn)行ASIC的設(shè)計(jì)仿真等。(4)

Eesof是由Agilent公司推出的專門用于高頻和微波電路設(shè)計(jì)與分析的專業(yè)EDA軟件，主要包括ADS(AdvanceDesignSystem)以及MDS/RFDS(MicrowaveDesignSystem/RFDesignSystem)?？梢詫?duì)高頻以及微波系統(tǒng)進(jìn)行系統(tǒng)級(jí)和電路級(jí)的設(shè)計(jì)和仿真，可以進(jìn)行電路板級(jí)的仿真分析以及電磁兼容分析、熱分析、穩(wěn)定性分析和靈敏度分析等。(3)

Cadence是由cadence公司推出的高級(jí)ED本章小結(jié)本章介紹了高頻集成技術(shù)的基本概念和發(fā)展趨勢(shì)及高頻EDA技術(shù)的初步知識(shí)。高頻集成電路主要可分為混合高頻集成電路和單片高頻集成電路單片高頻集成電路越來越成為發(fā)展的趨勢(shì)，但也帶來了挑戰(zhàn)，包括設(shè)計(jì)技術(shù)、設(shè)計(jì)工具和生產(chǎn)成本本章小結(jié)本章介紹了高頻集成技術(shù)的基本概念和發(fā)展趨勢(shì)及高高頻集成電路的發(fā)展趨勢(shì)大致為：集成度更高即集成電路的特