第5章-計(jì)算機(jī)的總線技術(shù)課件

Chapter5總線技術(shù)總線概述總線的分類總線的組成總線的性能參數(shù)總線的標(biāo)準(zhǔn)采用總線結(jié)構(gòu)的優(yōu)點(diǎn)總線的數(shù)據(jù)傳輸方式ISA總線62線部分36線部分PCI總線PCI總線結(jié)構(gòu)特點(diǎn)PCI總線信號(hào)定義PCI的傳輸方式USB總線USB接口的組成和特性USB系統(tǒng)的硬件拓?fù)浣Y(jié)構(gòu)USB系統(tǒng)的軟件結(jié)構(gòu)USB傳輸協(xié)議總線概述是一組信號(hào)線的集合，是在各種模塊間傳遞信息的公共通路。在微型計(jì)算機(jī)系統(tǒng)中，利用總線實(shí)現(xiàn)芯片內(nèi)部(片內(nèi))印刷電路板各部件之間(片際),機(jī)箱內(nèi)各插件板之間(板際)，主機(jī)與外設(shè)之間(通信類），系統(tǒng)與系統(tǒng)之間的連接與通信（系統(tǒng)）。總線是構(gòu)成微型計(jì)算機(jī)應(yīng)用系統(tǒng)的重要技術(shù)，總線技術(shù)設(shè)計(jì)的好壞會(huì)直接影響到系統(tǒng)的性能，可靠性，課擴(kuò)展性和可升級(jí)性。標(biāo)準(zhǔn)總線的好處簡(jiǎn)化系統(tǒng)設(shè)計(jì)簡(jiǎn)化系統(tǒng)結(jié)構(gòu)提高系統(tǒng)可靠性便于升級(jí)總線的分類CPU總線地址總線，數(shù)據(jù)總線和控制總線局部總線介于cpu總線和系統(tǒng)總線之間系統(tǒng)總線微機(jī)系統(tǒng)內(nèi)部各部件之間相互連接的一組公共信息線，用于插件板之間的連接。微機(jī)系統(tǒng)總線都做成多個(gè)總線槽的形式，各槽相同的信號(hào)線連接在一起。通信總線又稱設(shè)備總線，是微機(jī)系統(tǒng)之間或微機(jī)系統(tǒng)與智能儀器之間進(jìn)行通信的一組公共信號(hào)線。④④(系統(tǒng))外總線如并口、串口③③(系統(tǒng))內(nèi)總線如ISA、PCI②②片(間)總線

三總線形式①①片內(nèi)總線

單總線形式微機(jī)總線結(jié)構(gòu)運(yùn)算器寄存器控制器CPU存儲(chǔ)芯片I/O芯片主板擴(kuò)展接口板擴(kuò)展接口板微機(jī)系統(tǒng)其他微機(jī)系統(tǒng)其他儀器系統(tǒng)微機(jī)系統(tǒng)的四級(jí)總線示意圖例：內(nèi)部總線8位隊(duì)列總線總線控制邏輯內(nèi)部總線16位地址加法器20位地址總線16位數(shù)據(jù)總線總線接口部件BIU123456指令隊(duì)列CSDSSSESEU控制器ALU暫存器標(biāo)志寄存器執(zhí)行部件EU通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISI80888086IP暫存器8086總線例：系統(tǒng)總線MPURAMROMI/O接口外設(shè)ABDBCB例：系統(tǒng)結(jié)構(gòu)中的總線例：總線實(shí)體PCI總線外設(shè)接口總線總線的數(shù)據(jù)傳輸過程傳輸過程申請(qǐng)階段尋址階段傳輸階段結(jié)束階段同步并行總線高速、高效通信距離短并行總線串行總線異步并行總線半同步并行總線同步串行總線異步串行總線距離遠(yuǎn)、簡(jiǎn)單速度慢總線傳輸方式按數(shù)據(jù)傳輸方式分類并行接口芯片將數(shù)據(jù)的各位同時(shí)在多根并行傳輸線上進(jìn)行傳輸，適于短距離、高速通信。

D0D1D2D3D4D5D6D7目的D0D1D2D3D4D5D6D7源01010110CPU數(shù)據(jù)總線地址譯碼讀出信號(hào)寫入信號(hào)復(fù)位準(zhǔn)備好中斷請(qǐng)求地址輸入設(shè)備輸出設(shè)備控制寄存器輸入緩沖寄存器輸出緩沖寄存器狀態(tài)寄存器片選A0A1數(shù)據(jù)輸入準(zhǔn)備好數(shù)據(jù)輸入數(shù)據(jù)輸入回答數(shù)據(jù)輸出數(shù)據(jù)輸出準(zhǔn)備好數(shù)據(jù)輸出回答并行接口連接外設(shè)示意圖CPURAMROMI/O接口外設(shè)ABDBCB一、并行總線的構(gòu)成典型的三總線結(jié)構(gòu)地址總線AB、數(shù)據(jù)總線DB、控制總線CB

并行總線1、同步并行總線時(shí)序

同步時(shí)鐘頻率和數(shù)據(jù)總線寬度確定了數(shù)據(jù)傳輸速度。數(shù)據(jù)傳輸與時(shí)鐘同步。要求各個(gè)設(shè)備的速度相當(dāng)。并行總線的時(shí)序通過聯(lián)絡(luò)應(yīng)答信號(hào)實(shí)現(xiàn)握手。握手信號(hào)異步并行總線時(shí)序讀數(shù)據(jù)握手信號(hào)寫數(shù)據(jù)適應(yīng)能力強(qiáng)，速度取決于較慢的設(shè)備。同步并行總線高速、高效通信距離短并行總線串行總線異步并行總線半同步并行總線同步串行總線異步串行總線距離遠(yuǎn)、簡(jiǎn)單速度慢總線傳輸方式串行總線一、串行總線的構(gòu)成只有數(shù)據(jù)總線，沒有地址總線和控制總線總線上信息（數(shù)據(jù)、地址……）按位傳輸總線規(guī)模小，特別適用于遠(yuǎn)距離通信。也可作為系統(tǒng)內(nèi)部通信和近距離通信。COM口RS-232、RS-485串行通信接口USB接口SPI/QSPI常用串行擴(kuò)展接口I2C1-wire單總線按數(shù)據(jù)傳輸方式分類串行接口芯片將數(shù)據(jù)的各位按時(shí)間順序依次在一根傳輸線上傳輸，適于長(zhǎng)距離、中低速通信。RD目的TD源01101010總線的組成&性能參數(shù)地址總線用于傳送地址信息，數(shù)據(jù)總線用于傳送數(shù)據(jù)信息控制總線傳送控制和狀態(tài)信息電源線和地線決定總線使用的電源種類及地線分布和用法性能參數(shù)時(shí)鐘頻率總線寬度總線傳輸速率總線定時(shí)協(xié)議多路復(fù)用信號(hào)線數(shù)總線控制方式總線標(biāo)準(zhǔn)芯片之間，插板之間以及系統(tǒng)之間通過總線進(jìn)連接和傳送信息是應(yīng)遵守的一些協(xié)議和規(guī)范。機(jī)械結(jié)構(gòu)規(guī)范功能結(jié)構(gòu)規(guī)范電氣規(guī)范時(shí)間特效總線結(jié)構(gòu)優(yōu)點(diǎn)簡(jiǎn)化了硬件的設(shè)計(jì)標(biāo)準(zhǔn)總線可以得到多個(gè)廠家的支持系統(tǒng)總線擴(kuò)充性能好系統(tǒng)更新性能好便于故障診斷和維修，同時(shí)也降低了成本總線結(jié)構(gòu)缺點(diǎn)總線傳送具有分時(shí)性，當(dāng)有多個(gè)主設(shè)備同時(shí)進(jìn)行總線的使用時(shí)必須進(jìn)行總線的仲裁。總線標(biāo)準(zhǔn)&采用結(jié)構(gòu)優(yōu)缺點(diǎn)ISA(Industrystandardarchitecture)工業(yè)體系標(biāo)準(zhǔn)是以80286為CPU的PC/AT機(jī)及其兼容機(jī)所采用的系統(tǒng)總線比PCI接口插槽位于主板的最下端。其工作頻率為8MHz左右，為16位插槽，最大傳輸率16MB/sec，可插接顯卡，聲卡，網(wǎng)卡已及所謂的多功能接口卡等擴(kuò)展插卡。其缺點(diǎn)是CPU資源占用太高，數(shù)據(jù)傳輸帶寬太小，是已經(jīng)被淘汰的插槽接口

ISA總線ISA(Industrystandardarchitecture)工業(yè)體系標(biāo)準(zhǔn)是以80286為CPU的PC/AT機(jī)及其兼容機(jī)所采用的系統(tǒng)總線ISA總線數(shù)據(jù)寬度為8位的ISA總線由62根信號(hào)線組成，分A,B面。AT總線

PC總線的基礎(chǔ)上增加了36根信號(hào)線，增加了C，D面。ISA總線的特點(diǎn)特點(diǎn)一：1K字節(jié)的I/O地址空間（0000H～03FFH）

24位存儲(chǔ)器地址

8位或16位數(shù)據(jù)存取

15級(jí)硬件中斷

7級(jí)DMA通道產(chǎn)生I/O等待狀態(tài)特點(diǎn)二：它是一種多主控（MultiMaster）總線，除主CPU

外，DMA控制器、DRAM刷新控制器和帶處理器的智能接口控制卡都可以成為ISA總線的主控設(shè)備。ISA總線的特點(diǎn)特點(diǎn)三：可支持8種類型的總線周期①8位或16位的存儲(chǔ)器讀周期②8位或16位的存儲(chǔ)器寫周期③8位或16位的I/O讀周期④8位或16位的I/O寫周期⑤中斷請(qǐng)求和中斷響應(yīng)周期⑥D(zhuǎn)MA周期⑦存儲(chǔ)器刷新周期⑧總線仲裁周期ISA總線信號(hào)元件面焊接面管腳號(hào)信號(hào)名稱管腳號(hào)信號(hào)名稱A1B1GNDA2D7B2RESETDRVA3D6B3+5VA4D5B4IRQ2A5D4B5－5VA6D3B6DRQ2A7D2B7－12VA8D1B8A9D0B9+12VA10I/OCHRDYB10GNDA11AENB11A12A19B12A13A18B13A14A17B14A15A16B15A16A15B16DRQ3A17A14B17A18A13B18DRQ1A19A12B19A20A11B20CLKA21A10B21IRQ7A22A9B22IRQ6A23A8B23IRQ5A24A7B24IRQ4A25A6B25IRQ3A26A5B26ISA信號(hào)說明1）數(shù)據(jù)線D0-D15：雙向三態(tài)2）低位地址線A0-A19：輸出，可尋址1MB3）高位低線LA17-LA23：輸出，尋址范圍16MB，A19～A17不復(fù)用，提高數(shù)據(jù)傳輸率4）地址鎖存允許信號(hào)ALE：輸出，高電平有效5）中斷請(qǐng)求信號(hào)IRQ2-IRQ7、IRQ10-IRQ14：輸入，上升沿有效7）I/O寫信號(hào)：輸出，低電平有效6）I/O讀信號(hào)：輸出，低電平有效10）地址使能信號(hào)AEN：輸出，高電平有效。高電平表示DMA周期。CPU控制總線時(shí)，該信號(hào)保持低電平ISA信號(hào)說明8）存儲(chǔ)器讀：輸出，低電平有效9）存儲(chǔ)器寫：輸出，低電平有效12）16位I/O片選信號(hào)：輸入，低電平有效13）16位存儲(chǔ)器片選：輸入，低電平有效11）數(shù)據(jù)總線高字節(jié)使能：輸出，低電平有效

ISA總線的電源規(guī)格總線電源電壓(V)電流最大值(A)最小測(cè)量電壓(V)峰/峰噪聲最大值保護(hù)槽電流(A)最小值最大值8位最大值16位最小值+12V5%11.412.61.51.510.8120mV2.02V10%10.813.20.30.310.2120mV2.0+5V5%4.55.253.04.54.550mV2.05V10%4.55.50.20.24.350mV2.0ISA總線機(jī)械尺寸

ISA總線的典型操作時(shí)序

8位存儲(chǔ)器讀/寫時(shí)序

PCI總線PCI總線（PeripheralComponentInterconnectSpecialInterestGroup），縮略語為PCISIG。即外圍部件互連總線,是一種先進(jìn)的高性能32/64位地址數(shù)據(jù)復(fù)用局部總線。它是目前個(gè)人電腦中使用最為廣泛的接口，幾乎所有的主板產(chǎn)品上都帶有這種插槽。PCI插槽也是主板帶有最多數(shù)量的插槽類型，在目前流行的臺(tái)式機(jī)主板上，ATX結(jié)構(gòu)的主板一般帶有5～6個(gè)PCI插槽，而小一點(diǎn)的MATX主板也都帶有2～3個(gè)PCI插槽，可見其應(yīng)用的廣泛性

PCI總線支持33MHz和66MHz時(shí)鐘頻率的同步總線操作，傳輸速率：

132MB/S（數(shù)據(jù)寬度32位，33MHz時(shí)鐘）

528MB/S（數(shù)據(jù)寬度64位，66MHz時(shí)鐘）數(shù)據(jù)總線32位，可擴(kuò)充到64位。

PCI總線的特點(diǎn)預(yù)留擴(kuò)展空間，具有自動(dòng)配置功能：PCI卡內(nèi)有設(shè)備信息寄存器組為系統(tǒng)提供卡的信息，從而可以動(dòng)態(tài)、智能化的全自動(dòng)配置、分配資源，實(shí)現(xiàn)即插即用（PNP）功能。線性突發(fā)（burst)傳輸：支持突發(fā)數(shù)據(jù)傳輸周期，確?？偩€滿載數(shù)據(jù)。成組連續(xù)數(shù)據(jù)傳輸時(shí)，第一個(gè)數(shù)據(jù)用2個(gè)時(shí)鐘周期，第一時(shí)鐘給出地址，第二時(shí)鐘傳送數(shù)據(jù)，以后一個(gè)時(shí)鐘傳送一個(gè)數(shù)據(jù)，不必每次都給出地址。中央集中式總線仲裁不受制于處理器：可同時(shí)支持多組外圍設(shè)備。PCI設(shè)備可以完全作為主控設(shè)備控制總線，允許任何PCI主設(shè)備和從設(shè)備之間實(shí)現(xiàn)點(diǎn)到點(diǎn)的對(duì)等存取。采用總線主控和同步操作：總線操作與處理器-存儲(chǔ)器子系統(tǒng)操作并行。PCI總線規(guī)范獨(dú)立于微處理器，通用性好，具有廣泛兼容性：

與ISA、EISA及MCA總線完全兼容，適用于便攜式計(jì)算機(jī)、服務(wù)器等各種機(jī)型。基于PCI總線的微機(jī)系統(tǒng)典型結(jié)構(gòu)PCI總線引線示意圖地址和數(shù)據(jù)

AD31~AD0C/BE#3~BE#0

接口控制

FRAME#TRDY#IRTY#STOP#DEVSEL#IDSEL

REQ#

GNT#PERR#SERR#

CLKRST#64位擴(kuò)充PAR64REQ64#ACK64#INTA#INTB#INTC#INTD#TD1TD0TCKTMSTRST#出錯(cuò)總線仲裁系統(tǒng)AD63~AD32C/BE#7~BE#4LOCK#接口控制中斷JTAGPARPCI卡PCI總線信號(hào)PCI總線連接器PCI總線規(guī)范定義了5V和3.3V兩種工作電源電壓。高密度接插件，分基本插座（32位）及擴(kuò)充插座（64位），連接器有32位和64位兩種。5V的連接器用于3.3V時(shí)，需要旋轉(zhuǎn)180度。PCI接口卡的金手指根據(jù)需要可設(shè)計(jì)成5V通用、5V/32位、5V/64位以及3.3V通用、3.3V/32位、3.3V/64位等多種形式。32位PCI總線連接器32位PCI總線連接器引腳序號(hào)5V/32位連接器引腳排列3.3V/32位連接器引腳排列

PCI總線引腳信號(hào)系統(tǒng)引腳：CLK：輸入，系統(tǒng)時(shí)鐘。RST#：輸入，異步復(fù)位信號(hào)。（#表示低有效）地址及數(shù)據(jù)引腳：AD[31:0]：雙向三態(tài)，地址數(shù)據(jù)復(fù)用引腳。FRAME#開始變?yōu)橛行У哪莻€(gè)時(shí)鐘周期內(nèi)AD[31:0]上傳輸?shù)氖堑刂贰?duì)于配置空間和存儲(chǔ)空間，這是一個(gè)雙字節(jié)地址，對(duì)于I/O空間，這個(gè)一個(gè)單字節(jié)地址。傳輸數(shù)據(jù)時(shí)，AD[7:0]為最低字節(jié)數(shù)據(jù)。C/BE[3:0]#：雙向三態(tài)，總線命令和字節(jié)允許復(fù)用引腳。在AD[31:0]上傳輸?shù)刂返臅r(shí)候，C[3:0]上傳輸?shù)氖强偩€命令，AD[31:0]上傳輸數(shù)據(jù)的時(shí)候，BE[3:0]#用作字節(jié)允許，表示哪些通道上的數(shù)據(jù)是有效的。BE0#對(duì)應(yīng)最低字節(jié)。PAR：雙向三態(tài)，AD[31:0]和C/BE[3:0]#上的數(shù)據(jù)偶效驗(yàn)。PAR與AD[31:0]有相同的時(shí)序，但延遲一個(gè)時(shí)鐘，在地址段后一個(gè)時(shí)鐘，PAR穩(wěn)定并有效；對(duì)于數(shù)據(jù)段，在寫傳輸中，PAR在IRDT#有效一個(gè)時(shí)鐘穩(wěn)定并有效，而在讀傳輸中，PAR在TRDY#有效后一個(gè)時(shí)鐘周期穩(wěn)定并有效。一旦PAR有效，它必須保持有效直到當(dāng)前數(shù)據(jù)段完成后一個(gè)時(shí)鐘。在地址段和寫數(shù)據(jù)段，主PCI設(shè)備驅(qū)動(dòng)PAR，在讀數(shù)據(jù)段，目標(biāo)從PCI設(shè)備驅(qū)動(dòng)PAR。接口控制引腳：FRAME#：持續(xù)三態(tài)，幀開始信號(hào)。由當(dāng)前總線主設(shè)備驅(qū)動(dòng)，以說明一個(gè)操作的開始和延續(xù)。FRAME#有效，說明總線開始傳輸，當(dāng)FRAME#維持有效時(shí)，說明總線傳輸繼續(xù)進(jìn)行，當(dāng)FRAME#無效時(shí)，說明傳送的最后一個(gè)字節(jié)正在進(jìn)行。IRDY#：持續(xù)三態(tài)，啟動(dòng)者準(zhǔn)備好信號(hào)(InitiatorReady)。說明傳輸?shù)膯?dòng)者完成當(dāng)前數(shù)據(jù)傳輸?shù)臏?zhǔn)備。在讀操作中，IRDY#有效說明總線主設(shè)備已準(zhǔn)備好接收收據(jù)。在寫操作中，它說明AD[3:0]上已有有效數(shù)據(jù)。

TRDY#：持續(xù)三態(tài)，目標(biāo)設(shè)備準(zhǔn)備就緒(TargetReady)。說明傳輸?shù)哪繕?biāo)設(shè)備完成當(dāng)前的數(shù)據(jù)傳輸準(zhǔn)備。在寫操作中，TRDY#有效說明目標(biāo)設(shè)備已經(jīng)準(zhǔn)備好接收數(shù)據(jù)。在讀操作中，它說明AD[31:0]上已有有效數(shù)據(jù)。

在IRDY#和TRDY#都有效的時(shí)鐘周期完成數(shù)據(jù)傳輸。在IRDY#和TRDY#都有效之前，需要插入等待狀態(tài)。STOP#：持續(xù)三態(tài)，停止信號(hào)。說明當(dāng)前的目標(biāo)設(shè)備要求總線主設(shè)備停止當(dāng)前傳輸。IDSEL：輸入，初始化設(shè)備選擇(InitializationDeviceSelect)。在配置空間讀寫操作中，用作片選。

DEVSEL#：持續(xù)三態(tài)，設(shè)備選擇。當(dāng)驅(qū)動(dòng)有效時(shí)，說明驅(qū)動(dòng)它的設(shè)備已將其地址解碼為當(dāng)前操作的目標(biāo)設(shè)備。仲裁引腳：REQ#：雙向三態(tài)，總線申請(qǐng)。向仲裁器說明該單元想使用總線。這是一個(gè)點(diǎn)對(duì)點(diǎn)的信號(hào)，每個(gè)總線主設(shè)備都有自己的REQ#。GNT#：雙向三態(tài)，允許。仲裁器向申請(qǐng)單元說明其對(duì)總線的操作已被允許。這是一個(gè)點(diǎn)對(duì)點(diǎn)信號(hào)，每個(gè)總線主設(shè)備都有自己的GNT#。錯(cuò)誤反饋引腳：PERR#：持續(xù)三態(tài)，奇偶校驗(yàn)錯(cuò)誤(ParityError)。該引腳用于反饋在除特殊周期外的其他傳送過程中的數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤。PERR#維持三態(tài)，在檢測(cè)到奇偶校驗(yàn)錯(cuò)誤后，在數(shù)據(jù)結(jié)束后兩個(gè)時(shí)鐘周期，由接收數(shù)據(jù)的單元驅(qū)動(dòng)PERR#有效。并至少持續(xù)一個(gè)時(shí)鐘周期。只有發(fā)出DEVSEL#的單元才能發(fā)出PERR#。SERR#：漏極開路輸出，系統(tǒng)錯(cuò)誤(SystemError)。用于反饋地址奇偶校驗(yàn)錯(cuò)誤、特殊周期命令中的數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤和將引起重大事故的其他災(zāi)難性系統(tǒng)錯(cuò)誤。中斷引腳：INTA#,INTB#,INTC#,INTD#：漏極開路輸出(OpenDrain)，中斷輸出。

高速緩存支持引腳：一個(gè)能高速緩存的PCI存儲(chǔ)器必須利用這兩條高速緩存支持引腳作為輸入，以支持寫通(write-through)和回寫(write-back)。如果可高速緩存的存儲(chǔ)器是位于PCI上，則連接回寫高速緩存到PCI的橋路必須利用這兩條引腳，且作為輸出。連接寫通高速緩存的橋路可以只使用一條引腳SDONE。

SBO#：in/out，監(jiān)視補(bǔ)償。當(dāng)其有效時(shí)，說明對(duì)某條變化線的一次命中。當(dāng)SBO#無效而SDONE有效時(shí)，說明了一次“干凈”的監(jiān)視結(jié)果。SDONE：in/out，監(jiān)視進(jìn)行。表明對(duì)當(dāng)前操作的監(jiān)視狀態(tài)。當(dāng)其無效時(shí)，說明監(jiān)視結(jié)果仍未定。當(dāng)有效時(shí)，說明監(jiān)視已有結(jié)果。64位總線擴(kuò)充引腳：AD[63:32]：雙向三態(tài)，地址數(shù)據(jù)復(fù)用引腳提供32個(gè)附加位。在一個(gè)地址段，傳送64位地址的高32位。在數(shù)據(jù)段，傳送64位中的高32位。C/BE[7:4]#：雙向三態(tài)，總線命令和字節(jié)允許復(fù)用引腳。REQ64#：持續(xù)三態(tài)，請(qǐng)求64位傳輸。當(dāng)其被當(dāng)前總線主設(shè)備有效驅(qū)動(dòng)時(shí)，說明總線主設(shè)備想作64位傳輸。ACK#：持續(xù)三態(tài)，應(yīng)答64位傳送。在當(dāng)前操作所尋址的目標(biāo)設(shè)備有效驅(qū)動(dòng)該信號(hào)時(shí)，說明目標(biāo)設(shè)備能夠進(jìn)行64位傳輸，ACK#和DEVSEL#有相同的時(shí)序。PAR64：雙向三態(tài)，高雙字偶校驗(yàn)。

PCI總線原理PCI設(shè)備的配置空間每個(gè)PCI設(shè)備內(nèi)都有一個(gè)256字節(jié)的配置存儲(chǔ)器，用來存放PCI配置文件，其中文件頭標(biāo)識(shí)區(qū)占64字節(jié)，為系統(tǒng)提供本設(shè)備的信息及申請(qǐng)系統(tǒng)存儲(chǔ)空間所必需的參數(shù)。

PCI主要設(shè)備信息：制造商標(biāo)識(shí)（VendorID）：用來區(qū)別每個(gè)PCI設(shè)備生產(chǎn)商，由PCI-SIG組織分配，0xFFFF表示無效。設(shè)備標(biāo)識(shí)（DeviceID）：按產(chǎn)品分類給本卡的編號(hào)。命令寄存器：為發(fā)出PCI和響應(yīng)PCI總線命令提供粗略控制。狀態(tài)寄存器：用于記錄PCI總線的事件狀態(tài)信息。PCI設(shè)備配置空間分配PCI設(shè)備的配置空間PCI主要設(shè)備信息：版本標(biāo)識(shí)：標(biāo)識(shí)PCI設(shè)備的版本。分類代碼：用來表示PCI設(shè)備的功能分類和特定的編程接口，為只讀存儲(chǔ)器。如顯示卡、解壓卡等。Cache行大?。褐付ㄏ到y(tǒng)中高速緩存cache一行的長(zhǎng)度，以Dword為單位，可讀寫。持有定時(shí)器：指定PCI總線主設(shè)備的延時(shí)計(jì)時(shí)值，以PCI總線的時(shí)鐘為單位。配置類型：表示頭標(biāo)區(qū)類型，以及是否為多功能設(shè)備。自測(cè)能力BIST：Built-Inselftest，支持自測(cè)的PCI設(shè)備為1，不支持的為0。PCI設(shè)備的配置空間PCI主要設(shè)備信息：基地址0~5：實(shí)現(xiàn)PCI設(shè)備所有使用地址空間的再定位。擴(kuò)展ROM基地址：表示ROM再內(nèi)存中的起始地址，執(zhí)行其中代碼完成PCI初始化。中斷線：報(bào)告PCI設(shè)備與系統(tǒng)中斷連接情況。中斷引腳：表示PCI設(shè)備使用了哪些中斷引腳。最短獲準(zhǔn)時(shí)間：指定PCI設(shè)備對(duì)延時(shí)計(jì)數(shù)器的設(shè)定值。最大等待時(shí)間：指定PCI設(shè)備對(duì)延時(shí)計(jì)數(shù)器的設(shè)定值。PCI卡內(nèi)有存儲(chǔ)器、以存儲(chǔ)器編址的寄存器和I/O空間，為使驅(qū)動(dòng)程序和應(yīng)用程序能訪問它們，需申請(qǐng)一段存儲(chǔ)區(qū)域?qū)⑺鼈兌ㄎ?。申?qǐng)存儲(chǔ)器空間：配置空間的基地址寄存器是專門用于申請(qǐng)存儲(chǔ)器空間的。申請(qǐng)I/O空間：配置空間的基地址寄存器也用來進(jìn)行系統(tǒng)I/O空間的申請(qǐng)。中斷資源申請(qǐng)：配置空間中的中斷引腳和中斷線用來向系統(tǒng)申請(qǐng)中斷資源。

PCI總線傳輸C/BE[3:0]#命令類型說明0000中斷應(yīng)答（中斷識(shí)別）0001特殊周期（總線簡(jiǎn)單廣播）0010I/O讀（從I/O口地址中讀數(shù)據(jù)）0011I/O寫（向I/O口地址中寫數(shù)據(jù)）0100保留0101保留0110存儲(chǔ)器讀(從內(nèi)存空間映象讀數(shù)據(jù))0111存儲(chǔ)器寫(向內(nèi)存空間映象寫數(shù)據(jù))一、總線操作命令總線操作命令（續(xù)）C/BE[3:0]#命令類型說明1000保留1001保留1010讀配置（讀每一個(gè)主控器的配置空間）1011寫配置（寫每一個(gè)主控器的配置空間）1100存儲(chǔ)器重復(fù)讀(只要FRAME#有效，就保持流水線的連續(xù)，以便傳送大量數(shù)據(jù))1101雙地址節(jié)拍（傳送64位地址到某一設(shè)備1110高速緩存讀（用于多于兩個(gè)32位的數(shù)據(jù)期1111高速緩存寫二、PCI總線協(xié)議PCI的基本總線傳輸機(jī)制是突發(fā)傳輸，包括一個(gè)地址相位和一個(gè)或多個(gè)數(shù)據(jù)相位，支持存儲(chǔ)器和I/O。突發(fā)傳輸是指主橋電路（位于主處理器和PCI總線之間）可將針對(duì)存儲(chǔ)器的多次訪問在不影響正常操作的前提下合并為一次傳輸。置位基地址寄存器的預(yù)取位，可將數(shù)據(jù)預(yù)取與寫合并。并可區(qū)分哪些空間可合并，哪些不能合并。遇到不可預(yù)取或任意范圍的讀操作時(shí)，停止合并。I/O訪問一般只有一個(gè)數(shù)據(jù)相位，因此不能突發(fā)訪問。

PCI總線的傳輸控制數(shù)據(jù)傳輸控制信號(hào)線FRAME＃，主設(shè)備驅(qū)動(dòng)，傳輸起始和結(jié)束IRDY＃，主設(shè)備驅(qū)動(dòng)，允許插入等待周期TRDY＃，從設(shè)備驅(qū)動(dòng)，允許插入等待周期無論主/從設(shè)備，一旦啟動(dòng)數(shù)據(jù)傳輸，就必須完成最后一次數(shù)據(jù)傳輸完成時(shí)，F(xiàn)RAME＃和IRDY＃信號(hào)均被撤消，接口信號(hào)回到空閑狀態(tài)FRAME＃無效、而IRDY＃有效時(shí)，總線忙；都無效時(shí)，總線空閑一旦設(shè)置了IRDY＃信號(hào)，直到當(dāng)前數(shù)據(jù)相位結(jié)束為止，主設(shè)備不能改變IRDY＃信號(hào)和FRAME＃信號(hào)的狀態(tài)PCI總線的尋址三種地址空間：內(nèi)存地址空間、I/O地址空間和配置地址空間PCI總線的每個(gè)設(shè)備都有自己的地址譯碼邏輯支持正向、負(fù)向兩種地址譯碼方式正向譯碼：每個(gè)設(shè)備都監(jiān)視地址總線上的訪問地址是否落在它的地址范圍內(nèi)負(fù)向譯碼：未被其他設(shè)備在正向譯碼中接受的所有譯碼要等總線上其他所有設(shè)備都拒絕之后才能確定，總線上只能有一個(gè)設(shè)備采用此種方式。如標(biāo)準(zhǔn)擴(kuò)展總線1）I/O地址空間采用全部譯碼在I/O訪問中，AD[1:0]一方面用來產(chǎn)生DEVSEL＃信號(hào)，另一方面說明傳輸?shù)挠行ё止?jié)AD1AD0C/BE3#C/BE2#C/BE1#C/BE0#00XXX001XX0110X0111101112）內(nèi)存地址空間AD[31:02]譯碼得到雙字邊界對(duì)齊的起始地址，每個(gè)數(shù)據(jù)周期過后地址加4，直到傳輸過程結(jié)束AD[1:0]＝00時(shí)，突發(fā)傳輸順序?yàn)榈刂愤f增方式AD[1:0]＝01時(shí)，為Cache行切換方式AD[1:0]＝1X時(shí)，保留3）配置地址空間IDSEL信號(hào)有效且AD[1：0]＝00，則該設(shè)備被選為訪問的從設(shè)備AD[1:0]＝01，且譯碼符合某橋電路的編號(hào)，則說明配置訪問是針對(duì)該橋電路后面的設(shè)備AD[7:2]用于選擇每個(gè)設(shè)備配置空間的雙字寄存器(共64個(gè))AD[10:8]用于選擇某個(gè)功能設(shè)備AD[31:11]無意義PCI總線數(shù)據(jù)傳輸過程PCI總線訪問：以讀操作為例。

PCI總線是半同步方式操作，信號(hào)是否有效由時(shí)鐘CLK的上升邊采樣來確定。主設(shè)備啟動(dòng)總線周期：首先發(fā)出FRAME#信號(hào)，表明一次訪問（總線周期）開始，地址及操作命令字信號(hào)出現(xiàn)在AD與C/BE#線上。從設(shè)備響應(yīng)：對(duì)地址和命令字譯碼后通過發(fā)出DEVSEL#有效信號(hào)進(jìn)行響應(yīng)，通知主設(shè)備，從設(shè)備已經(jīng)被選中。數(shù)據(jù)讀取：主設(shè)備與從設(shè)備都準(zhǔn)備好即IRDY#及TRDY#均有效，主設(shè)備將數(shù)據(jù)取走。PCI總線訪問：多數(shù)據(jù)傳送周期：PCI支持突發(fā)訪問方式。主模塊占用一次總線可實(shí)現(xiàn)多個(gè)周期的數(shù)據(jù)訪問。第一數(shù)據(jù)地址由地址周期給出。以后地址在此基礎(chǔ)上按AD1、AD0的編碼規(guī)定變化，如AD1、AD0為00時(shí)地址線性增加（每次加4）。錯(cuò)誤校驗(yàn)及報(bào)告：PCI總線對(duì)AD線的有效信息都進(jìn)行奇偶校驗(yàn)操作。PAR為校驗(yàn)位，發(fā)送方為AD與C/BE#線（共36位）配好校驗(yàn)值。接收方在地址周期用SERR#報(bào)告校驗(yàn)結(jié)果，用PERR#報(bào)告數(shù)據(jù)周期校驗(yàn)結(jié)果。PCI總線訪問：配置空間訪問：配置空間的訪問決定于命令字編碼，在IDSEL線上發(fā)出有效信號(hào)，地址線低8位用于訪問配置空間的256字節(jié)存儲(chǔ)器?？偩€仲裁：

PCI總線主設(shè)備通過REQ#與GNT#信號(hào)向總線仲裁器申請(qǐng)占用總線并得到確認(rèn)?？删幊踢壿嬈骷?shí)現(xiàn)PCI總線接口CPLD(復(fù)雜可編程邏輯器件

)或FPGA(現(xiàn)場(chǎng)可編程門陣列)的優(yōu)點(diǎn)是具有靈活的可編程性PCI接口可以依據(jù)插卡功能進(jìn)行最優(yōu)化，而不必實(shí)現(xiàn)所有的PCI功能，這樣可以節(jié)約系統(tǒng)的邏輯資源可以將PCI插卡上的其他用戶邏輯與PCI接口邏輯集成在一個(gè)芯片上，實(shí)現(xiàn)緊湊的系統(tǒng)設(shè)計(jì)。當(dāng)系統(tǒng)升級(jí)時(shí)，只需對(duì)可編程器件重新進(jìn)行邏輯設(shè)計(jì)，而無需更新PCBPCI接口專用芯片專用PCI接口芯片可以實(shí)現(xiàn)完整的PCI主控模塊和目標(biāo)模塊接口功能，將復(fù)雜的PCI總線接口轉(zhuǎn)換為相對(duì)簡(jiǎn)單的用戶接口廠商對(duì)PCI總線接口已經(jīng)進(jìn)行了嚴(yán)格的測(cè)試，用戶只要設(shè)計(jì)轉(zhuǎn)換后的總線接口即可。用戶可集中于應(yīng)用設(shè)計(jì)，而不是調(diào)試PCI總線接口，縮短開發(fā)時(shí)間應(yīng)用比較普遍的主要有AMCC公司的S5920(從)、S5933(主)，PLX公司的PCI9050、PCI9054及PCI9080等芯片PCI應(yīng)用系統(tǒng)

USB（UniversalSerialBus）是外設(shè)與計(jì)算機(jī)連接的接口總線。簡(jiǎn)化外設(shè)的連接過程，具備即插即用、熱插拔、接口體積小、節(jié)省系統(tǒng)資源、傳輸可靠、良好的兼容性、共享式通信、低成本。一USB鼠標(biāo)U盤打印機(jī)攝像頭……USB外設(shè)鍵盤、鼠標(biāo)、游戲桿攝像頭、掃描儀打印、電視盒調(diào)制解調(diào)器、網(wǎng)卡CD-ROM、CDRW、硬盤、軟驅(qū)聲卡、音箱手機(jī)充電器說寫電子板USBHubUSB外設(shè)汽車鑰匙電話數(shù)碼相機(jī)電子眼銀行刷卡機(jī)U盤/手表游戲桿手機(jī)鍵盤/鼠標(biāo)鼠標(biāo)U盤計(jì)算機(jī)USB特點(diǎn)速度快：USB1.1傳輸速率12Mbps，USB2.0傳輸速率480Mbps連接簡(jiǎn)單快捷：直接連接，允許熱插拔，無需關(guān)機(jī)、重新啟動(dòng)、打開機(jī)箱等操作無需外接電源：USB提供內(nèi)置電源，能向低壓設(shè)備提供5V的電源支持多連接：USB支持多設(shè)備連接，良好的兼容性：USB接口標(biāo)準(zhǔn)有良好的向下兼容性低功耗15.7.2物理接口與電氣連