基于cpld的多功能計數(shù)測頻儀設計

基于cpld的多功能計數(shù)測頻儀設計

在設計機和數(shù)字通信時，通常需要測量脈沖數(shù)、脈沖寬度、脈沖周期、脈沖頻率等參數(shù)。邏輯分析儀可以用來測量這些參數(shù)，但價格過高。筆者基于Altera公司的EPM7064SLC可編程邏輯芯片（CPLD），設計了一種多功能計數(shù)測頻儀，可以進行脈沖計數(shù)，測量脈沖寬度、周期和頻率，實現(xiàn)了一部分邏輯分析的功能。系統(tǒng)介紹1.脈沖信號的測量筆者自制的這套多功能計數(shù)測頻儀有計數(shù)、測頻、測寬、測周四種工作模式，計數(shù)、測頻時，可以測量最高50MHz的輸入脈沖信號；測寬、測周時，時間分辨率為50ns，可以測量脈沖寬度（周期）長達200s的脈沖信號。本系統(tǒng)的核心是基于CPLD的32位計數(shù)器及相應控制邏輯，它完成所有的計數(shù)、測量功能，對應于四種工作模式，計數(shù)器的計數(shù)值分別為：脈沖計數(shù)、脈沖頻率、脈沖寬度和脈沖周期；本系統(tǒng)采用8個數(shù)碼管作為系統(tǒng)的輸出，測量結(jié)果以十六進制格式在數(shù)碼管上顯示輸出；本系統(tǒng)中，計數(shù)、測頻時可以選擇被測脈沖的有效沿，測寬時可以選擇被測脈沖的有效電平；本系統(tǒng)通過四個輕觸按鍵控制系統(tǒng)的工作狀態(tài)，四個按鍵分別用于：計數(shù)器清零、選擇計數(shù)有效沿、選擇工作模式、啟動測量。2.被測脈沖頻率和脈沖寬度在脈沖計數(shù)模式下，直接將被測脈沖輸入作為計數(shù)器的時鐘，每個被測脈沖的有效沿計數(shù)器加1，數(shù)碼管上顯示的數(shù)值就是當前的脈沖計數(shù)。在計數(shù)過程中可以隨時通過“計數(shù)器清零”按鍵來清零計數(shù)器，也可以通過“選擇計數(shù)有效沿”按鍵選擇被測脈沖的有效沿。測量脈沖頻率時，仍將被測輸入信號作為計數(shù)器時鐘，同時使用系統(tǒng)內(nèi)的1Hz時鐘信號來啟動和終止計數(shù)器計數(shù)，按下“啟動測量”按鍵后，在相鄰的1Hz時鐘的上升沿啟動計數(shù)器計數(shù)，下一個1Hz時鐘上升沿停止計數(shù)器計數(shù)，則計數(shù)停止后計數(shù)器的值就是被測信號的頻率。測量脈沖寬度時，將系統(tǒng)的20MHz時鐘作為計數(shù)器的時鐘，計數(shù)器僅在按下“啟動測量”按鍵后的相鄰被測信號的有效電平期間計數(shù)，計數(shù)停止后計數(shù)器的值就是被測信號的脈沖寬度（以50ns為單位）。測量脈沖周期時，將系統(tǒng)的20MHz時鐘作為計數(shù)器的時鐘，按下“啟動測量”按鍵后，在相鄰的被測脈沖信號的有效沿處啟動計數(shù)器計數(shù)，下一個脈沖信號有效沿停止計數(shù)器計數(shù)，則計數(shù)停止后計數(shù)器的值就是被測信號的周期（以50ns為單位）。3.盤問系統(tǒng)和顯示模塊系統(tǒng)由一片CPLD、8個數(shù)碼管、4個按鍵、幾片74XX邏輯芯片構(gòu)成，電路由鍵盤模塊、時鐘模塊、顯示模塊和CPLD核心模塊四部分構(gòu)成，如圖1所示。它使用一片CPLD作為系統(tǒng)核心，把原本需要多片門電路完成的計數(shù)和控制邏輯集成到一片EPM7064可編程邏輯芯片中，不但縮小了電路板的面積、降低了系統(tǒng)功耗、使系統(tǒng)工作更加穩(wěn)定可靠，而且可以非常方便地通過重新編程CPLD芯片實現(xiàn)系統(tǒng)功能的修改和升級。鍵盤模塊鍵盤模塊由四個輕觸按鍵構(gòu)成，每個輕觸按鍵都是一端接地，另一端用10kΩ電阻上拉、并連接到CPLDㄢ時鐘模塊時鐘模塊為CPLD提供測量脈沖寬度和周期使用的20MHz、測量頻率使用的1Hz以及顯示使用的512Hz時鐘信號。這三種時鐘信號使用了20MHz和32768Hz鐘表晶振兩個晶體振蕩源，1Hz和512Hz信號分別由32768Hz信號經(jīng)32768和64分頻得到。顯示模塊顯示模塊將本系統(tǒng)的測量值以8位十六進制數(shù)字的格式顯示輸出于8個數(shù)碼管，8個數(shù)碼管輪流顯示，掃描頻率為64Hz；十六進制7段譯碼電路在CPLD中實現(xiàn)，顯示模塊接收從CPLD發(fā)來的7段數(shù)碼信號和位選信號，7段數(shù)碼信號同時送給8個數(shù)碼管，位選信號經(jīng)3-8譯碼后，選擇某位數(shù)碼管顯示，通過不同的7段數(shù)碼信號和位選信號可以實現(xiàn)8個數(shù)碼管的輪流顯示、實現(xiàn)8位十六進制數(shù)字的輸出。為了保證數(shù)碼管的亮度，顯示模塊使用了三極管擴展顯示電流。CPLD核心模塊本模塊是系統(tǒng)的核心，最重要的是其功能的設計，將在下面詳細介紹。4.元計數(shù)控制單元CPLD的設計采用了Altera公司提供的MaxPlusII軟件，綜合使用了原理圖和硬件描述語言，頂層使用原理圖進行描述，各個模塊單元使用AHDL硬件描述語言進行描述。CPLD接收按鍵輸入、時鐘輸入和被測脈沖信號輸入，并將測量結(jié)果以掃描的方式發(fā)送給外圍顯示模塊在數(shù)碼管進行顯示。CPLD的設計分為計數(shù)控制單元、計數(shù)器單元、顯示單元3個單元，其關系如圖2所示。計數(shù)控制單元計數(shù)控制單元控制整個系統(tǒng)的工作狀態(tài)，它接收按鍵、時鐘、被測信號輸入，輸出計數(shù)脈沖到計數(shù)器單元。計數(shù)控制單元完成選擇計數(shù)有效沿、切換工作模式、啟動測量及自動終止功能。選擇計數(shù)有效沿（脈沖有效電平）是通過將被測脈沖輸入信號與“有效沿選擇寄存器”異或而實現(xiàn)的，其描述如下：通過選擇計數(shù)器的計數(shù)時鐘可以切換工作模式，其描述如下：測量脈沖頻率的啟動與自動終止控制描述如下：測量脈沖寬度與周期的啟動與自動終止控制描述如下：計數(shù)器單元計數(shù)器單元是一個32位的計數(shù)器，它接收計數(shù)控制單元輸出的計數(shù)脈沖，把此脈沖作為計數(shù)器的計數(shù)時鐘，計數(shù)值送給顯示單元進行顯示。計數(shù)器單元由32位寄存器組成，其時鐘通過控制單元控制，描述如下：顯示單元顯示單元接收32位的計數(shù)值，將計數(shù)值分為8組，每組4位，在512Hz的顯示時鐘控制下，輪流選擇其中一組，對其計數(shù)值進行十六進制7段譯碼，將譯碼后的7段信息以及當前組的編號輸出CPLD，由CPLD的外圍顯示模塊顯示在相應的數(shù)碼管上。顯示單元完成十六進制7段譯碼、掃描輸出等功能。掃描輸出的語言描述如下：十六進制7段譯碼的語言描述如下：CPLD的編程設計完CPLD的功能后，將CPLD的JTAG接口通過下載電纜連接到計算機打印口，使用MaxPlu