SDRAM芯片引腳說明和存儲(chǔ)單元

WordSDRAM芯片引腳說明和存儲(chǔ)單元

SD（RAM）英文名是：SynchronousDynamicRandomAccessMemory，即同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，同步指存儲(chǔ)器的工作需要參考（時(shí)鐘）；

SDRAM的（信號(hào)）電平為LVTTL，屬單端信號(hào)；

對(duì)于同步存儲(chǔ)器，有三個(gè)與工作速率相關(guān)的重要指標(biāo)：內(nèi)核工作頻率、時(shí)鐘頻率、數(shù)據(jù)傳輸速率；就SDRAM而言，其內(nèi)核工作頻率、時(shí)鐘頻率和數(shù)據(jù)傳輸速率三者相同；最高速率可達(dá)200MHz，設(shè)計(jì)中常用的速率有100MHz、133MHz、167MHz；

下面以W982（5G）6KH為例，來對(duì)SDRAM進(jìn)行介紹

一、SDRAM（芯片）引腳說明

CLK：時(shí)鐘信號(hào)，在該時(shí)鐘的上升沿采集輸入信號(hào)；為輸入信號(hào)；

CKE：時(shí)鐘使能，高電平有效；禁止時(shí)鐘時(shí)，SDRAM會(huì)進(jìn)入自刷新模式；為輸入信號(hào)；

CS#：片選信號(hào)，低電平有效；為輸入信號(hào)；

RAS#：行地址選（通信）號(hào)，低電平時(shí)，表示行地址；為輸入信號(hào)；

CAS#：列地址選通信號(hào)，低電平時(shí)，表示列地址；為輸入信號(hào);

WE#：寫使能信號(hào)，低電平有效；為輸入信號(hào)；

A0~A12：地址線（行/列）；為輸入信號(hào)；

BS0/BS1或BA0/BA1：BANK地址線；為輸入信號(hào)；

DQ0~15：數(shù)據(jù)線；為輸入/輸出雙向信號(hào)；

LDQM,UDQM：數(shù)據(jù)掩碼，表示DQ的有效部分；為輸入/輸出雙向信號(hào)，其方向與數(shù)據(jù)總線的方向相同，高電平有效；當(dāng)DQM有效時(shí)，數(shù)據(jù)總線上出現(xiàn)的對(duì)應(yīng)數(shù)據(jù)字節(jié)被接收端屏蔽；

舉例說明：假設(shè)以8位數(shù)據(jù)訪問，我們只需要DQ0DQ7的數(shù)據(jù)，而DQ8DQ15的數(shù)據(jù)需要忽略；此時(shí)，我們只需要設(shè)置LDQM為低電平，UDQM為高電平，就可以了；

VDD：SDRAM內(nèi)核工作（電源），為3.3V

VDDQ：SDRAM數(shù)據(jù)總線IO口電源，為3.3V

二、存儲(chǔ)單元

SDRAM的存儲(chǔ)電源（稱之為：BANK）是以陣列的形式排列，如圖，每個(gè)存儲(chǔ)單元的結(jié)構(gòu)示意圖

對(duì)于這個(gè)存儲(chǔ)陣列，我們可以將其看成是一個(gè)表格，只需要給定行地址和列地址，就可以確定其唯一位置，這就是SDRAM尋址的基本原理，而一個(gè)SDRAM芯片內(nèi)部，一般又有4個(gè)這樣的存儲(chǔ)單元（BANK），所以，在SDRAM內(nèi)部尋址的時(shí)候，先指定BANK號(hào)和行地址，然后再指定列地址，就可以查找到目標(biāo)地址；

因此，在器件（資料）上，SDRAM存儲(chǔ)容量的定義方式是：地址數(shù)х位寬хBANK；以W9825G6KH為例(容量為256Mb)：4Mх4BANKх16bit

行地址信號(hào)線為A0~A12共13根，可組成2的十三次方不同的行地址，列地址信號(hào)線為A0~A8共9根，可組成2的九次方不同的列地址，因此地址數(shù)為4M（2的二十二次方，注：1M為2的二十次方），BANK信號(hào)線為BS0/BS1或BA0/BA1共兩根，因此BANK數(shù)為4；數(shù)據(jù)信號(hào)線為DQ0~15共16根，因此數(shù)據(jù)線寬為16bit

補(bǔ)充說明：行地址選擇和列地址選擇處于SDRA