數(shù)字電子技術(shù)基礎(chǔ)期末試題及答案_第1頁
數(shù)字電子技術(shù)基礎(chǔ)期末試題及答案_第2頁
數(shù)字電子技術(shù)基礎(chǔ)期末試題及答案_第3頁
數(shù)字電子技術(shù)基礎(chǔ)期末試題及答案_第4頁
數(shù)字電子技術(shù)基礎(chǔ)期末試題及答案_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

一、填空題：（每空1分，共16分）1．邏輯函數(shù)有四種表示方法，它們分別是（真值表）、（邏輯圖）、（邏輯表達(dá)式）和（卡諾圖）。2．將2004個“1”異或起來得到的結(jié)果是（0）。3．目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（TTL）電路和（CMOS）電路。4．施密特觸發(fā)器有（兩）個穩(wěn)定狀態(tài).，多諧振蕩器有（0）個穩(wěn)定狀態(tài)。5．已知Intel2114是1K*4位的RAM集成電路芯片，它有地址線（10）條，數(shù)據(jù)線（4）條。6．已知被轉(zhuǎn)換的信號的上限截止頻率為10kHz，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于（20）kHz；完成一次轉(zhuǎn)換所用的時間應(yīng)小于（50）。7．GAL器件的全稱是（通用陣列邏輯），與PAL相比，它的輸出電路是通過編程設(shè)定其（輸出邏輯宏單元）的工作模式來實(shí)現(xiàn)的，而且由于采用了（E2CMOS）的工藝結(jié)構(gòu)，可以重復(fù)編程，使用更為方便靈活。二、根據(jù)要求作題：（共16分）試畫出用反相器和集電極開路與非門實(shí)現(xiàn)邏輯函數(shù)。解：1．AABR＋VCCC2、圖1、2中電路由TTL門電路構(gòu)成，圖3由CMOS門電路構(gòu)成，試分別寫出F1、F2、F3的表達(dá)式。解：．2.三、已知電路及輸入波形如圖4（a）（b）所示，其中FF1是D鎖存器，F(xiàn)F2是維持-阻塞D觸發(fā)器，根據(jù)CP和D的輸入波形畫出Q1和Q2的輸出波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。（8分）（共15分）解：多諧振蕩器；驅(qū)動方程：狀態(tài)方程：狀態(tài)轉(zhuǎn)換圖：（3）初態(tài)為000，五個周期后將保持在100狀態(tài)。七、集成4位二進(jìn)制加法計數(shù)器74161的連接圖如圖8所示，LD是預(yù)置控制端；D0、D1、D2、D3是預(yù)置數(shù)據(jù)輸入端；Q3、Q2、Q1、Q0是觸發(fā)器的輸出端，Q0是最低位，Q3是最高位；LD為低電平時電路開始置數(shù)，LD為高電平時電路計數(shù)。試分析電路的功能。要求：（1）列出狀態(tài)轉(zhuǎn)換表；（2）檢驗(yàn)自啟動能力；（3）說明計數(shù)模值。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論