千兆位串行鏈路實現無限可擴展性應用

千兆位串行鏈路實現無限可擴展性應用多內核處理器可為越來越多的高性能、數據密集型應用帶來優(yōu)勢，如無線基站與高性能計算平臺等，因此系統(tǒng)可擴展性只能通過大容量嵌入式互連實現。千兆位串行鏈路不但可降低系統(tǒng)成本，減少面積占用與引腳數，同時還可提高并行性，改進性能與容量，從而有助于實現系統(tǒng)可擴展性。千兆位串行鏈路可定義高速通信鏈路的物理層。串行器/解串器（serdes）作為千兆位串行鏈路的核心，可將器件中的并行數據轉化為串行數據流，實現與外部世界的通信。與并行接口相比，支持串行器/解串器的串行鏈路不但可縮減器件面積與封裝尺寸，同時還可降低功耗與成本，提高系統(tǒng)性能。圖1給出了串行器/解串器工作的高層示意圖。在傳輸方向，字節(jié)串行器可將并行位轉換為串行字節(jié)，然后再編碼并發(fā)送至串行鏈路。圖1串行器/解串器是千兆位串行鏈路的基礎。最常見的編碼方案是8位/10位，將8位數據字節(jié)映射至10位代碼，添加時鐘與幀調整信息，使接收器能夠恢復信息，并將其與傳輸數據相匹配。在諸如10、40和100Gbit/s以太網等某些情況下，可使用64位/66位編碼實現更高的數據有效負載吞吐量。在接收方向，串行輸入可首先通過8位/10位或64位/66位解碼器解碼，隨后將其反饋至時鐘與數據恢復（CDR）塊，實現與傳輸時鐘及成幀的同步，然后再發(fā)送至解串器轉換為用于內部處理的并行數據。在串行器/解串器功能基礎上可構建許多通信協(xié)議實現各種數據密集型應用。圖2是典型片上系統(tǒng)示意圖，集成CPU與數字信號處理器以及用于應用處理的硬件加速器。在串行器/解串器功能基礎上可構建千兆位互連，包括千兆位以太網、通用公共無線電接口/開放式基站架構計劃（CPRI/OBSAI）、JESD204B、高速串行口（SerialRapidIO）以及串行總線（PCIExpress，PCIe）。圖2在數據密集型應用中，通信協(xié)議可建立在串行器/解串器功能基礎之上。這些互連可顯著豐富SoC，充分滿足當前的高性能計算需求。千兆位以太網是有線數據通信廣泛使用的數據鏈路層標準。該標準的接口速率可從1Gbits/s提升至10、40以及100Gbits/s，滿足帶寬需求。10G以太網近年來越來越受歡迎，可通過光纖或銅物理介質連接各種不同的物理層（PHY）。2010年制定出IEEE802.3ba標準支持40G以及100G以太網，也就是使用信號傳輸速率分別為10或25Gbit/s的4或10通道分別實現40或100Gbit/s的數據速率。千兆位以太網可用作短距離或長距離數據傳輸的備份連接，因為它可針對允許通信時延的應用提供基于數據包的非實時數據傳輸。某些情況下，通過二層開關中的直接穿越工作可縮短時延，這樣只要收到目的地MAC地址即可立即轉發(fā)數據包。低成本、少引腳數PCIExpress是一種廣泛用于消費類、服務器以及工業(yè)應用的標準總線架構，主要用于計算機的外設擴展，如圖形卡、服務器主板互連以及基于計算機的控制系統(tǒng)等。PCIe于2004年由戴爾、惠普、IBM以及因特爾聯合創(chuàng)立，支持達32通道。PCIe2.x版中每通道可支持5Gbit/s的數據速率，而3.0版每通道則可支持8Gbits/s。PCIe4.0版目前正在制定過程中，預計將支持每通道16Gbits/s的數據速率。PCIe可構成樹形拓撲（圖3），各個節(jié)點通過點對點鏈路彼此連接。從圖上可以直觀地看到，根節(jié)點為根聯合體，葉節(jié)點為端點，而將多個器件彼此連接的節(jié)點則是開關。圖3PCIe標準總線架構樹形拓撲示例。通用公共無線電接口與開放式基站架構計劃都面向無線基站應用，用于基站與RF無線電頭端的互連。CPRI和OBSAI具有類似的無線電接口，但具有不同的特性集。OBSAI可實現不同廠商無線電之間的互操作性，而CPRI則由各大基站OEM廠商廣泛采用，更專注于PHY及鏈路層。CPRI/OBSAI可支持每通道6.144Gbits/s，而最新CPRI4.2版則可支持每通道9.8Gbits/s的速率。傳統(tǒng)上，數據轉換器采用高速低壓差分信號或低速JESD207并行接口，但隨著系統(tǒng)要求越來越多的帶寬和天線路徑，并行接口會對SoC封裝，尺寸與成本構成極大的影響。JESD204串行標準提供的千兆位串行鏈路支持高采樣率以及更多的天線，可實現更高的面積使用及成本效率。JESD204B支持單鏈路多對齊通道，每通道支持高達12.5Gbit/s的數據速率，且時延可確定。一個實例應用就是將JESD204B用作無線小型蜂窩基站處理器與集成型DAC/ADC模擬RF前端之間的串行鏈路。因此，基站可構建在顯著降低功耗的小得多的面積上，從而可提供一款成本效率更高的小型蜂窩解決方案。德州儀器（TI）HyperLink多內核架構在串行器/解串器功能基礎上采用專有協(xié)議，共有4個鏈路，每個鏈路速率達12.5Gbits/s，總速率高達50Gbits/s。HyperLink不僅支持器件之間的高吞吐量，而且無需復雜的軟件協(xié)議。每個鏈路器件都可只視為存儲映射器件，彼此隔離，但又能相應訪問存儲器和外設。這可大幅簡化芯片間的通信，使系統(tǒng)能夠便捷地實現擴展，將多個基于KeyStone多內核的器件進行互連，實現諸如無線基站、媒體網關、云計算服務器等應用，充分滿足其對單電路板多芯片的需求。另一種串行I/O架構就是RapidIO，這是一款基于數據包的互連架構，主要用DSP應用等嵌入式系統(tǒng)，不但可實現高速低時延數據傳輸，而且還支持多個端點的互連。SerialRapidIO廣泛用于無線基礎設施、視頻及影像處理、軍事雷達、服務器以及工業(yè)應用。該分層架構包括邏輯、傳輸以及物理層，可協(xié)助進行消息發(fā)送、通過共享存儲器進行內核間通信、數據流以及流量控制等。SerialRapidIO支持多達16個通道，每通道運行速度高達6.25Gbits/s。其它串行鏈路還包括服務器與高性能計算安裝中深受青睞的Infi