df8590音頻功放電路設(shè)計

df8590音頻功放電路設(shè)計

1u3000接成立體模式sdf8590是飛利浦公司2006年6月推出的第一個d類操作方案。它具有電源寬（14v29v）、低靜態(tài)電流（iq.50ma）、小誤差（po.1w、f.1mhz、ths=0.02%）、高效率（90%）、體積小、輸出大（se：2.80w，btl：160w）?？梢赃B接到聲模型或橋接義單聲道。此外，它還具有良好的抗壓、壓不足、過度、短路、過流等保護，以及安靜和等待的功能。配合簡潔少量的外圍元件就可以組成一套完整高效的高保真數(shù)字功率放大器,本文介紹了TDF8590的原理和基于單片TDF8590的2×80WD類立體聲音頻功放的應(yīng)用線路,對外圍主要元器件的選擇進行了分析,列出了電路設(shè)計中的注意事項,對印刷電路板的優(yōu)化設(shè)計提出了詳細(xì)的方案和措施。2sdf8590原理和應(yīng)用電路TDF8590采用24引腳的HSOP24雙列扁平塑料封裝,內(nèi)部原理框圖如圖1,引腳功能如表1,立體聲典型應(yīng)用線路見圖2。3hdmi信號輸出TDF8590屬于ALL-IN-ONE(全部集成在一片內(nèi))類的單片芯片,其內(nèi)部主要由兩部分組成。第一部分為脈寬調(diào)制,輸入的模擬音頻信號經(jīng)輸入單元緩沖、放大后,進行脈寬調(diào)制,將全部音頻信息包含在調(diào)制了的PWM數(shù)字脈沖信號中;第二部分為功率放大輸出,PWM信號控制輸出功率管的導(dǎo)通與截止,從而驅(qū)動揚聲器發(fā)聲。把開關(guān)功率MOSFET一并集成進IC中,有利于簡化外圍線路,提高系統(tǒng)的穩(wěn)定性,縮小整個功放的體積和降低成本。3.1選擇和設(shè)計濾波器的設(shè)計3.1.1射頻發(fā)射及干擾根據(jù)脈寬調(diào)制理論,取樣頻率越高,取樣量化后的精度越高,誤差越小,保真度越高。但過高的頻率同時也會帶來寄生射頻發(fā)射及電磁干擾等問題。TDF8590的同步開關(guān)頻率范圍為210kHz~610kHz,內(nèi)部振蕩頻率fOSC由OSC引腳與VSSA間的電阻R6決定,綜合各因素,取300kHz~350kHz較合適,當(dāng)R6=30.0KΩ時,開關(guān)頻率fOSC=310kHz,此時可以兼顧到保真度、電磁干擾以及功率輸出管的效率等因素。3.1.2低通濾波器的組成輸出濾波器的作用是從功率PWM信號中恢復(fù)音頻信號,同時消除PWM信號中無用的高頻電磁干擾,降低總諧波失真,一般選擇在通帶內(nèi)特性近似平坦的巴特沃斯二階低通濾波器,具體參數(shù)需要根據(jù)揚聲器阻抗、最高截止頻率和電路的Q值來確定。本電路輸出濾波器主要由L3、L4、C22、C31以及R9、R14、C24、C32和R7、R13、C10、C11、C40、C41組成,根據(jù)負(fù)載阻抗不同的具體匹配參數(shù)見圖2?？紤]到輸出功率大,器件允許的電流達8A以及盡量減少線路損耗,繞制L3、L4所用漆包線的截面不應(yīng)小于1.5mm2。3.2電容的選擇電源濾波與退耦電容:電源工作在脈沖大電流和高頻脈沖狀態(tài),為及時提供脈沖大電流和濾除高頻脈沖防止干擾,要求正負(fù)電源的濾波電容最小值不得小于3300μF,原則上越大越好而且應(yīng)選用高速低感電容,大容量的可采用電解電容,再用從幾μF到0.1μF的多個小容量無極高頻CBB、陶瓷等電容與其并聯(lián);輸入耦合電容:C18、C20、C26、C29要選用聽感好的CBB等電容;輸入電阻:R8、R10、R11、R12應(yīng)選用1/2瓦功率的金屬膜電阻以降低噪聲;云母電容是振蕩電容C9的最佳選擇,振蕩電阻R6宜選用精密型金屬膜電阻;輸出濾波器中的電容都應(yīng)選用可以通過大電流、低噪聲、高頻性能優(yōu)良的有機薄膜或CBB電容,電阻R9、R14應(yīng)選用5W或更大功率的無感金屬膜或水泥電阻。4優(yōu)化和開發(fā)應(yīng)用電路4.1退環(huán)電容電源本質(zhì)上也是信號回路的一個組成部分。當(dāng)開關(guān)管從一種狀態(tài)突變到另一種狀態(tài)時,負(fù)載從電源中汲取尖峰脈沖電流和能量,會在電源線和地線中產(chǎn)生尖峰電流,從而形成瞬變的噪聲電壓,退耦電容通過就近提供瞬間電流的方式可以有效地抑制因負(fù)載電流變化而產(chǎn)生的噪聲。不僅濾波電容容量要大要靠近器件電源引腳安裝,高頻退耦電容的高頻性能更要好,C1、C7、C12、C13、C14、C15、C16、C34、C35、C37、C38、C39應(yīng)采用可以提供大電流的低感抗型電容,如有機薄膜電容、CBB或陶瓷電容,并緊靠IC相應(yīng)管腳焊接安裝,必要時還應(yīng)在輸入輸出及電源線上穿小磁珠,用以消耗高頻信號能量,防止自激。4.2地線設(shè)計接地是控制噪聲防止干擾的重要方式,將接地與屏蔽結(jié)合起來,可以有效地提高信噪比并解決大部分干擾問題。4.2.1盡可能擴大地帶加粗接地線,盡量減少地線阻抗,可以有效地接地減少由于電流流經(jīng)地線時產(chǎn)生壓降而產(chǎn)生的噪聲以及電磁輻射干擾。4.2.2電源地和集成電路2接地TDF8590引腳只有前級信號地SGND(SGND1、SGND2)而沒有功率地,輸出功率電流是由VDDP(VDDP1、VDDP2)流入,輸出功率管控制后從OUT(OUT1、OUT2)流出,經(jīng)負(fù)載后直接到電源地,由于IC本身的前級信號地SGND流過的是弱信號小電流,布線和器件間的電感對它影響較小,而接地電路形成的環(huán)流干擾影響較大,因而應(yīng)采用一點接地(直接接到電源的濾波電容引腳處)。電路中的功率輸出部分,工作頻率高,流過的脈沖電流大,地線阻抗的影響變大,此時應(yīng)盡量降低地線阻抗,采用就近多點大面積接地。4.2.3數(shù)字區(qū)域和模擬區(qū)域之間的關(guān)系網(wǎng)絡(luò)整個電路板上既有高速脈沖數(shù)字電路,又有線性模擬電路,不僅兩者盡量分開,兩者的地線也不要相混,應(yīng)分別與電源端地線相連。4.3新型電磁干擾設(shè)計數(shù)字功放由于大電流高頻脈沖電路的存在,電磁干擾不可避免,通過電磁兼容性優(yōu)化設(shè)計可以盡可能降低外界的干擾以及本身對其他電子設(shè)備的電磁干擾。4.3.1盡量縮短走線長度，增加線寬銅箔走線過長過細(xì)會形成較大的電感和阻抗,使高頻瞬變大電流在印制電路上產(chǎn)生高頻壓降和電磁輻射干擾,短而寬的導(dǎo)線對抑制干擾有利。4.3.2垂直立交,不交叉走向線間弱信號與高頻大電流脈沖線盡量分層走線并遠(yuǎn)離,避免互相平行,不得已相交叉的話,采用垂直相交,并盡可能拉開線與線間的距離,導(dǎo)線寬度不要突變,線路拐角忌用直角和銳角,優(yōu)先采用圓弧和鈍角