第3章邏輯門電路2課件

2.2.3改進型TTL與非門(簡介）1.有源泄放TTL與非門上面介紹的TTL與非門的典型電路開關(guān)速度比較低。為進一步提高開關(guān)速度，實際應(yīng)用的TTL與非門電路是在上述電路的基礎(chǔ)上引入了一個“有源泄放回路”，如圖2.2.13所示。圖2.2.13有源泄放TTL與非門有源泄放回路在轉(zhuǎn)換過程中提高開關(guān)速度的原因是它的等效電阻是可變的。在輸入由低電平全部變?yōu)楦唠娖降乃查g，有源泄放回路AB兩端呈現(xiàn)高阻抗，使V5迅速飽和，縮短了開啟時間tON；在輸入由高電平變?yōu)榈碗娖降乃查g，有源泄放回路AB兩端呈現(xiàn)低阻抗，使V5加快截止，縮短了關(guān)閉時間tOFF(分析略)。另外，有源泄放回路還能提高電路的抗干擾能力，使低電平噪聲容限達1V左右，改善了電壓傳輸特性，有源泄放TTL與非門的電壓傳輸特性接近于圖2.2.5的理想特性。2.抗飽和TTL與非門盡管有源泄放TTL與非門的開關(guān)速度比典型電路要高，但它的速度仍然不夠理想，原因是當(dāng)三極管工作在飽和及深飽和狀態(tài)后，其開關(guān)時間無法縮短，影響了門電路的傳輸速度。為此，提出了抗飽和(抵抗三極管的“過飽和”)電路?？癸柡碗娐肥窃谌龢O管的c結(jié)上并聯(lián)了一個肖特基勢壘二極管(SchottkyBarrierDiode)，簡稱SBD，如圖2.2.14(a)所示。圖2.2.14(B)是它的電路符號。SBD是一種金屬—半導(dǎo)體二極管(例如，鋁—硅二極管)，它的正向?qū)妷簽?.4V~0.5V,比一般硅管的正向?qū)妷?.6V~0.7V低0.2V。這樣，當(dāng)三極管的c結(jié)進入正偏后，SBD首先導(dǎo)通，c結(jié)的正偏電壓被鉗在0.4V~0.5V，使三極管不會進入深飽和，而只能工作在微飽和狀態(tài)，從而大大提高了門電路的工作速度。當(dāng)有源泄放TTL電路中的V1,V2,V5都采用SBD鉗位時，如圖2.2.15所示，就會收到明顯的抗飽和效果。這種抗飽和TTL，簡稱“STTL”。圖2.2.14抗飽和三極管(a)并接SBD的三極管；(B)電路符號圖2.2.15抗飽和TTL電路2.2.4OC門及三態(tài)門1.OC門在實際使用時，有時需要將多個與非門的輸出端直接相連，來實現(xiàn)“與”的功能。例如，在圖3.2.16中，當(dāng)F1或F2中有一個為0時，F(xiàn)=0(有0出0)；當(dāng)F1=F2=1時，F(xiàn)=1(全1出1)?？梢?

。這種用“線”連接成“與”的方式稱為“線與”(WiredAND)。圖中所用的門就是OC門?！熬€與”可以節(jié)省門數(shù)，減少門的級數(shù)。例如，在上例中，如果采用一般的TTL與非門，則需要三級四個門，邏輯圖留請讀者畫)。圖2.2.16必須指出的是，并不是所有形式的與非門都能接成“線與”電路。例如，一般的TTL與非門，由于采用了推拉式輸出電路，無論是輸出高電平還是低電平，輸出電阻都比較低，只有幾至幾十Ω。如果將兩個輸出端直接相連，當(dāng)一個門的輸出為高電平，另一個門輸出為低電平時，則會形成一條自+UCC到地的低阻通路，會有一股很大的電流從截止門的V4管灌入到導(dǎo)通門的V5管，如圖2.2.17所示。這個大電流不僅會使導(dǎo)通門的輸出低電平抬高，而且還可能因功耗太大而損壞兩個門的輸出管，這是不允許的。為了克服一般TTL門不能直接相連的缺點，提出了OC門。圖2.2.17兩個TTL門輸出端相連圖2.2.18OC門結(jié)構(gòu)圖2.2.19OC門符號OC門是用外接電阻RL來代替V3、V4復(fù)合管組成的有源負載。當(dāng)n個OC門相連時，可共用一個外接負載電阻RL，如圖2.2.20所示。只要RL選擇得恰當(dāng)，就不會在+UCC和地之間形成低阻通路。RL的取值原則是：應(yīng)保證輸出高電平UOH≥2.7V，輸出低電平UOL≤0.35V。綜上所述：(1)OC門在使用時輸出端與電源UCC之間必須外接一個負載電阻RL。(2)當(dāng)OC門輸出端并聯(lián)時，能實現(xiàn)“線與”功能。圖2.2.20n個OC門“線與”2.三態(tài)門三態(tài)門就是輸出有三種狀態(tài)的與非門(TristateLogicGate)，簡稱TSL門。它與一般TTL與非門的不同點是：(1)輸出端除了有高電平、低電平兩種狀態(tài)外，還增加了一個“高阻態(tài)”，或稱“禁止態(tài)”。(2)輸入級多了一個“控制端”，或稱“使能端”E。TSL門的一種電路結(jié)構(gòu)如圖2.2.21(a)所示，圖2.2.21(B)是它的符號。它的工作原理為圖2.2.21一種形式的三態(tài)門(a)電路；(B)符號(1)當(dāng)E=1時，與非門處于正常工作狀態(tài)，

。(2)當(dāng)E=0時，例如，UE=0.3V,則V1的Ub1=1V,V2,V5截止。同時因為Ub3被鉗位在Ub3=Ue+Ud=0.3+0.7=1V，所以V4也截止。這時從輸出端看進去，電路處于高阻態(tài)，相當(dāng)于開路。這種門的真值表如表2.2.1所示。此外，還有一種TSL門，如圖2.2.22(a)所示，控制端為低電平有效，即接低電平時，與非門處于工作狀態(tài)。其符號如圖2.2.22(B)所示，真值表如表2.2.2所示。在使用時請認清。表2.2.1一種TSL門的真值表圖2.2.22另一種形式的三態(tài)門(a)電路；(B)符號(b)A&FBENER1ABV2V1V4V5F+VCCV3EVD(a)R2R5R3R4三態(tài)門主要應(yīng)用在數(shù)字系統(tǒng)的總線結(jié)構(gòu)中。當(dāng)多個門利用一條總線來傳輸信息時，每一時刻只允許一個門處于工作狀態(tài)，其余的門不應(yīng)影響總線的信息，均應(yīng)處于高阻態(tài)，相當(dāng)于與總線脫開。例如，在圖2.2.23中，將三個TSL門的輸出連接到同一根總線上。如果令E1,E2,E3輪流接高電平1，那么D1,D2;D3,D4;D5,D6這三組數(shù)據(jù)就會輪流地按與非關(guān)系送到總線上，這樣就可以用同一根總線輪流地把三組數(shù)據(jù)輸送出去了。當(dāng)某一個門處于高阻態(tài)時，就相當(dāng)于此門的輸出端與總線斷開，使總線不受此門的影響。表2.2.2另一種TSL門的真值表圖2.2.24是用TSL門來實現(xiàn)數(shù)據(jù)的雙向傳輸?shù)摹＞唧w為：當(dāng)E=1時，G1工作，G2高阻態(tài)，信號由A傳輸?shù)紹。當(dāng)E=0時，G2工作，G1高阻態(tài)，信號由B傳輸?shù)紸。改變控制器E的電平，就可控制信號的傳輸方向。如果A為主機，B為外部設(shè)備，則通過一根導(dǎo)線，既可由A向B輸出數(shù)據(jù)，又可由B向A輸入數(shù)據(jù)，互相不干擾。三態(tài)門除了作三態(tài)與非門外，還可用作三態(tài)反相器或緩沖器，它也是數(shù)字系統(tǒng)中的一種重要的接口電路。圖2.2.23用TSL門接成總線結(jié)構(gòu)

圖2.2.24用TSL門實現(xiàn)數(shù)據(jù)的雙向傳輸2.3ECL電路及I2L電路的特點本節(jié)對ECL、I2L電路的結(jié)構(gòu)及工作原理不作介紹，請讀者參閱有關(guān)教材。1.射極耦合邏輯電路(簡稱ECL)ECL電路的管子工作在非飽和狀態(tài)。它的主要特點是：速度高，帶負載能力強，邏輯功能強，可以實現(xiàn)線或。在大型高速計算機中，ECL得到廣泛的應(yīng)用。缺點是：功耗大，抗干擾能力差。2.集成注入邏輯電路(Integrate