《基于Xilinx FPGA的多核嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)》課件第7章

7.1單核/多核體系的性能指標(biāo)對(duì)比7.2多種嵌入式處理器性能對(duì)比7.3基于Tilera的眾核體系7.4本章小結(jié)

7.1.1單核/多核體系執(zhí)行時(shí)間對(duì)比

單核/多核體系在進(jìn)行RGB2YCRCb以及DCT變換的執(zhí)行時(shí)間對(duì)比表如表7.1.1所示，對(duì)測(cè)量結(jié)果讀者已在上章填寫了。統(tǒng)計(jì)結(jié)果若有細(xì)微出入屬于系統(tǒng)性能差異造成，沒有太大的影響。7.1單核/多核體系的性能指標(biāo)對(duì)比表7.1.1算法于單核、多核系統(tǒng)上執(zhí)行時(shí)間的比較7.1.2單核/多核體系占用資源對(duì)比

多核系統(tǒng)由于采用了并行環(huán)路體系并摒棄了單核阻塞狀況下的等待時(shí)間，從而能夠達(dá)到處理時(shí)間上的優(yōu)化；但是另一方便其對(duì)片上資源的消耗也會(huì)隨著從處理器的增加與日俱增(見表7.1.2)，在這里需要對(duì)資源與性能比作出一定的權(quán)衡。在通常的工程設(shè)計(jì)方案中，我們一般遵循在滿足性能要求的基礎(chǔ)上實(shí)現(xiàn)有限資源的最大化利用，及盡量避免以資源過度損耗來達(dá)到提升系統(tǒng)性能的策略。表7.1.2多核/單核體系下硬件資源占用率對(duì)比表7.1.3基于實(shí)驗(yàn)的多核體系架構(gòu)的幾點(diǎn)改進(jìn)

由于本書中有關(guān)多核嵌入式系統(tǒng)的研究課題較為新穎，故給廣大讀者留有許多創(chuàng)新空間，這里我們給出幾點(diǎn)建議，希望能起到拋磚引玉的效果。7.2.1Actel軟硬核處理器

1)?CoreMP7軟核處理器

ARM7是目前業(yè)內(nèi)最為廣泛使用的32位RISC微處理器之一，Actel的CoreMP7則是廣受歡迎的ARM7TDMI-S處理器的軟IP版本，并已針對(duì)Actel的M7系列FlashFPGA器件M7Fusion和ProASIC3進(jìn)行優(yōu)化，能最大限度地提高速度和減小處理器尺寸。其芯片如圖7.2.1所示。7.2多種嵌入式處理器性能對(duì)比圖7.2.1CoreMP7芯片

2)?Cortex-M1軟核處理器

32位的Cortex-M1處理器系A(chǔ)RM與Actel合作開發(fā)，是首個(gè)專門針對(duì)FPGA應(yīng)用而設(shè)計(jì)的ARM處理器，其運(yùn)行速度高達(dá)68MHz，而所需的邏輯單元(tiles)卻少至4353個(gè)。該處理器芯片的模塊圖如圖7.2.2所示。圖7.2.2Cortex-M1芯片的模塊圖3)?Cortex-M3硬核處理器

ARMCortex-M332位處理器經(jīng)專門設(shè)計(jì)，為微控制器、汽車車身系統(tǒng)、工業(yè)控制系統(tǒng)和無線網(wǎng)絡(luò)等廣泛應(yīng)用提供了一個(gè)高性能、低成本的平臺(tái)。

Cortex-M3的工作頻率達(dá)到了100MHz，其核心基于三級(jí)管線哈佛總線結(jié)構(gòu)，整合了硬件單周期乘法器和硬件除法器等先進(jìn)功能。其模塊圖如圖7.2.3所示。圖7.2.3Cortex-M3處理器模塊圖7.2.2Altera軟硬核處理器

1)?ARM922硬核處理器

ARM922T是ARM系列中的一款32位通用嵌入式處理器，它的設(shè)計(jì)目標(biāo)是用于多道程序設(shè)計(jì)，以較低的功耗提供較高的性能。其模塊圖如圖7.2.4所示。圖7.2.4ARM922T處理器模塊圖

2)?NiosII軟核處理器

Altera推出的NiosII系列嵌入式處理器擴(kuò)展了目前世界上最流行的軟核嵌入式處理器的性能，并降低了其成本。把NiosII嵌入到Altera的StratixII、Stratix、Cyclone和HardCopy系列器件中，用戶可以獲得超過200DMIP的性能，在FPGA中實(shí)現(xiàn)成本只有35美分。由于處理器是軟核形式，具有很大的靈活性，用戶可以在多種系統(tǒng)設(shè)置組合中進(jìn)行選擇，達(dá)到性能、特性和成本目標(biāo)的最優(yōu)化。其模塊圖如圖7.2.5所示，圖7.2.5NiosII處理器模塊圖7.2.3Lattice嵌入式處理器

LatticeMico32是一個(gè)32位哈佛，RISC體系結(jié)構(gòu)的軟核處理器，萊迪思(Lattice)正在推出該微處理器核的硬件描述語言(HDL)代碼、由LatticeMico32系統(tǒng)生成的多種外圍元件以及所選擇的工具。它們基于一種開放式源代碼的格式，提供了可見性、靈活性和可移植性。其模塊圖如圖7.2.6所示。圖7.2.6LatticeMico32處理器模塊圖7.2.4Actel、Altera、Lattice和Xilinx

嵌入式處理器性能比較

Actel、Altera、Lattice和Xilinx嵌入式處理器性能比較如表7.2.1所示。表7.2.1Actel、Altera、Lattice和Xilinx嵌入式處理性能比較

Tilera公司是在多核技術(shù)方面擁有獨(dú)家先進(jìn)技術(shù)的公司。Tile處理器實(shí)現(xiàn)了Tilera公司的多核體系，Tile處理器由一個(gè)融合了很多計(jì)算模塊的二維數(shù)組(每個(gè)模塊稱為一個(gè)Tile)組成，模塊之間通過多種二維網(wǎng)狀網(wǎng)絡(luò)連接。圖7.3.1展示了Tile處理器的硬件體系結(jié)構(gòu)。7.3基于Tilera的眾核體系圖7.3.1Tile處理器的硬件體系結(jié)構(gòu)本章主要對(duì)前一章圖像處理算法在單核及多核系統(tǒng)上的處理