20-CPU03.ppt

1、CPU,林楠 辦公室：211 辦公電話電子郵件：, 計(jì)算機(jī)組成原理 ,系 統(tǒng) 總 線,存儲(chǔ)器,運(yùn)算器,控制器,接口與通信,輸入/輸出設(shè)備,Cache,第八章 CPU的結(jié)構(gòu)與功能（最難） （含 第八章+第四篇）,8.1 CPU的基本功能與組成（8.1） 8.2 時(shí)序系統(tǒng)和控制方式（8.2 8.3 9） 8.3 組合邏輯設(shè)計(jì)（10） 8.4 微程序設(shè)計(jì)（10）,第八章 CPU的結(jié)構(gòu)與功能,時(shí)序系統(tǒng)是控制器的心臟， 其功能是為指令的執(zhí)行提供各種定時(shí)信號(hào)。 （一條指令分不同執(zhí)行階段即周期-節(jié)拍）,8.2、時(shí)序系統(tǒng)和控制方式,8.2.1 多級(jí)時(shí)序系統(tǒng)（周期、節(jié)拍） 8.2.

2、2 指令周期的數(shù)據(jù)流 8.2.3 指令流水 8.2.4 時(shí)序控制方式,組合控制器的設(shè)計(jì)步驟 步驟一 擬定指令系統(tǒng)（邏輯依據(jù)，講過(guò)了） 步驟二 確定總體結(jié)構(gòu)（空間安排，講過(guò)了） 步驟三 擬定時(shí)序系統(tǒng)（時(shí)間安排，講過(guò)了） 步驟四 擬定指令流程圖 （講過(guò)了） （合并了步驟一、步驟三）,方框 代表一個(gè)CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的某種控制操作。 菱形 通常用來(lái)表示某種判別或測(cè)試，不單獨(dú)占用一個(gè)CPU周期。,Review: 指令流程圖,采用方框圖語(yǔ)言來(lái)表示 一條指令的指令周期。,8.2、時(shí)序系統(tǒng)和控制方式,8.2.1 多級(jí)時(shí)序系統(tǒng)（周期、節(jié)拍） 8.2.2 指令周期的數(shù)據(jù)流 8.2.3 指令流水

3、（并行執(zhí)行） 8.2.4 時(shí)序控制方式,提高訪存速度： 1、采用高速存儲(chǔ)芯片 2、多體并行存儲(chǔ)結(jié)構(gòu) 3、采用高速緩沖存儲(chǔ)器,提高CPU速度：P345 1、采用高速邏輯部件 2、改進(jìn)系統(tǒng)結(jié)構(gòu)： 采用流水技術(shù)開發(fā)系統(tǒng)的并行性。,1、指令流水線結(jié)構(gòu),設(shè)一條指令流水線分 7 段， 每段需一個(gè)時(shí)鐘周期完成任務(wù)。,若流水線不出現(xiàn)斷流,1 個(gè)時(shí)鐘周期出 1 結(jié)果,不采用流水技術(shù),7 個(gè)時(shí)鐘周期出 1 結(jié)果,理想情況下，7 級(jí)流水 的速度是不采用流水技術(shù)的 7 倍。,8.2.3 指令流水 流水線CPU,2、運(yùn)算流水線結(jié)構(gòu)（在運(yùn)算器中使用流水線技術(shù)）,完成 浮點(diǎn)加減 運(yùn)算，可分 對(duì)階、尾數(shù)求和、規(guī)格化 三段。,

4、分段原則：每段 操作時(shí)間 盡量 一致。,8.2.3 指令流水 流水線CPU,流水線運(yùn)行中會(huì)出現(xiàn)以下三種相關(guān)沖突，致使流水線斷流。 1）結(jié)構(gòu)相關(guān) 多條指令進(jìn)入流水線后，在同一時(shí)鐘周期內(nèi)爭(zhēng)用同一個(gè)邏輯部件， 則發(fā)生的沖突。 例如：假定一條指令流水線由五段組成。在第4個(gè)時(shí)鐘周期， I1與I4兩條指令同時(shí)訪存，若只有一個(gè)存儲(chǔ)體，則沖突。 解決辦法：1）后推法：第I4條指令停頓一拍后再啟動(dòng)； 2）設(shè)置兩個(gè)存儲(chǔ)體，一個(gè)存指令，一個(gè)存數(shù)據(jù)。,IF 取指 ID 譯碼 EX 執(zhí)行 MEM 存取數(shù) WB 寫回,8.2.3 指令流水 流水線中的沖突問(wèn)題,2）數(shù)據(jù)相關(guān) 多條指令進(jìn)入流水線后，指令的處理是重疊進(jìn)行的，當(dāng)

5、后繼指令所 需的操作數(shù)，剛好是前一指令的運(yùn)算結(jié)果時(shí)，則發(fā)生沖突。 例如：ADD指令與SUB指令發(fā)生了數(shù)據(jù)相關(guān)沖突。 解決辦法：1）后推法； 2）在流水CPU的運(yùn)算器中設(shè)置若干暫存器， 暫時(shí)保留運(yùn)算結(jié)果，以便后繼指令直接使用。,ADD R1，R2，R3（R2）+（R3） R1 SUB R4，R1，R5（R1）-（R5） R4 AND R6，R1，R7 （R1）（R7） R6,8.2.3 指令流水 流水線中的沖突問(wèn)題,IF 取指 ID 譯碼， 讀寄存器 EX 執(zhí)行 訪存地址 MEM 訪存 WB 寫寄存器,3） 控制相關(guān) 多條指令進(jìn)入流水線后，其中若包括有轉(zhuǎn)移指令，依據(jù)轉(zhuǎn)移條件， 可能轉(zhuǎn)移到新的目標(biāo)

6、地址，從而使流水線發(fā)生斷流。 為了減小轉(zhuǎn)移指令對(duì)流水線性能的影響，常用兩種轉(zhuǎn)移處理技術(shù)： 延遲轉(zhuǎn)移法 由編譯程序重排指令序列來(lái)實(shí)現(xiàn)。 基本思想是“先執(zhí)行再轉(zhuǎn)移”，即發(fā)生轉(zhuǎn)移時(shí)并不排空指令 流水線，而是讓緊跟在轉(zhuǎn)移指令之后，已進(jìn)入流水線 的少 數(shù)幾條指令繼續(xù)完成。 轉(zhuǎn)移預(yù)測(cè)法 用硬件方法實(shí)現(xiàn)。 依據(jù)指令過(guò)去的行為預(yù)測(cè)將來(lái)的行為，通過(guò)使用轉(zhuǎn)移取和 順序取兩路指令預(yù)取隊(duì)列器，以及目標(biāo)指令Cache，可將 轉(zhuǎn)移預(yù)測(cè)提前到取指階段進(jìn)行。,8.2.3 指令流水 流水線中的沖突問(wèn)題,例：流水線中有三類數(shù)據(jù)相關(guān)沖突： 寫后讀相關(guān)；讀后寫相關(guān)；寫后寫相關(guān)。 判斷以下三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。 （1） I

7、1: ADD R1，R2，R3 ； (R2) + (R3) 送（R1） I2: SUB R4，R1，R5 ； (R1) - (R5) 送（R4） 解：第(1)組指令中，I1指令運(yùn)算結(jié)果應(yīng)先寫入R1，然后在I2指令中讀 出R1內(nèi)容。由于I2指令進(jìn)入流水線，變成I2指令在I1指令寫入R1 前就讀出R1內(nèi)容，發(fā)生寫后讀相關(guān)。,8.2.3 指令流水 流水線中的沖突問(wèn)題,IF 取指 ID 譯碼， 讀寄存器 EX 執(zhí)行 訪存地址 MEM 訪存 WB 寫寄存器,例：流水線中有三類數(shù)據(jù)相關(guān)沖突： 寫后讀相關(guān)；讀后寫相關(guān)；寫后寫相關(guān)。 判斷以下三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。 （2） I5: MUL R3，R

8、1，R2 ； (R1)(R2)-（R3） I6: ADD R3，R4，R5 ； (R4) + (R5)-（R3） 解：如果I6指令的加法運(yùn)算完成時(shí)間早于I5指令的乘法運(yùn)算時(shí)間， 變成指令I(lǐng)6在指令I(lǐng)5寫入R3前就寫入R3，導(dǎo)致R3的內(nèi)容錯(cuò)誤， 發(fā)生寫后寫相關(guān) 。,8.2.3 指令流水 流水線中的沖突問(wèn)題,8.2.3 指令流水 流水線中的沖突問(wèn)題,例：某一流水線處理機(jī)，包括取指、譯碼、執(zhí)行 3個(gè)功能階段。 取指、譯碼各需要1T，執(zhí)行階段 MOV操作需要2T，ADD操作需 要3T。取操作數(shù)包含在譯碼階段，最后1T寫結(jié)果。 執(zhí)行下面的程序后按要求分析指令流水線的功能。 K: MOV R1,R0;R1

9、 = (R0) K+1:ADD R0,R2,R1;R0 = (R1)+(R2) （1）設(shè)計(jì)并畫出流水線功能段的結(jié)構(gòu)圖。 解：,IF,ID,EX,流入,流出,8.2.3 指令流水 流水線中的沖突問(wèn)題,例：某一流水線處理機(jī)，包括取指、譯碼、執(zhí)行 3個(gè)功能階段。 取指、譯碼各需要1T，執(zhí)行階段 MOV操作需要2T，ADD操作需 要3T。取操作數(shù)包含在譯碼階段，最后1T寫回結(jié)果。 執(zhí)行下面的程序后按要求分析指令流水線的功能。 K: MOV R1,R0;（R1）=（R0） K+1:ADD R0,R2,R1;R0 = （R1）+（R2） （2）考慮指令數(shù)據(jù)相關(guān)，畫出指令執(zhí)行過(guò)程流水線時(shí)空?qǐng)D。,取指,譯碼

10、取操作數(shù),執(zhí)行,空間,時(shí)間,K,K+1,問(wèn)：當(dāng)遇到什么情況時(shí)，流水線將會(huì)受阻。 答：流水線受阻一般有三種情況： 1、在指令重疊執(zhí)行過(guò)程中，硬件資源滿足不了指令重疊執(zhí)行的要 求，發(fā)生結(jié)構(gòu)沖突。 如：在同一時(shí)間，幾條重疊執(zhí)行的指令分別要取指令、取操作 數(shù)和存結(jié)果，都需要訪存，就會(huì)發(fā)生訪存沖突。 2、在程序的相鄰指令之間出現(xiàn)了某種關(guān)聯(lián)，如當(dāng)一條指令需要用 到前面指令的執(zhí)行結(jié)果，而這些指令均在流水線中重疊執(zhí)行， 就可能引起數(shù)據(jù)沖突。 3、當(dāng)流水線遇到分支指令時(shí)，如一條指令要等前一條（或幾條） 指令作出轉(zhuǎn)移方向的決定后，才能進(jìn)入流水線時(shí)，便發(fā)生控制 沖突。,8.2.3 指令流水 流水線中的沖突問(wèn)題,8.

11、2、時(shí)序系統(tǒng)和控制方式,8.2.1 多級(jí)時(shí)序系統(tǒng)（周期、節(jié)拍） 8.2.2 指令周期的數(shù)據(jù)流 8.2.3 指令流水（并行執(zhí)行） 8.2.4 時(shí)序控制方式,控制方式 （即控制不同微操作序列，時(shí)序信號(hào)產(chǎn)生的方法。） 常用的三種方式： 同步控制（與主頻同步）、異步控制、聯(lián)合控制。 其實(shí)質(zhì)反映了時(shí)序信號(hào)的定時(shí)方式。,8.2.4 時(shí)序控制方式,控制器如何在時(shí)序上對(duì)指令的執(zhí)行過(guò)程實(shí)施控制？ 一條指令的執(zhí)行，是由許多個(gè)微操作組成的，不同的指令對(duì)應(yīng)著不同的微操作序列。 控制器對(duì)指令流、數(shù)據(jù)流的控制，實(shí)質(zhì)是對(duì)這些微操作序列的控制。 在時(shí)間上如何安排這些微操作？ 或說(shuō)用怎樣的時(shí)序方式來(lái)形成這些微操作序列？ 就是控

12、制器的時(shí)序控制問(wèn)題。,1）、同步控制方式 固定時(shí)序控制方式：各微操作都由CPU統(tǒng)一的時(shí)序信號(hào)控制。 在任何情況下，已定的指令在執(zhí)行時(shí)所需的機(jī)器周期數(shù)和時(shí)鐘周期數(shù)都固定不變。 由于不同的指令操作時(shí)間不一致，同步控制方式以最長(zhǎng)的指令執(zhí)行時(shí)間作為統(tǒng)一的時(shí)間標(biāo)準(zhǔn)。其他指令和微操作也按這個(gè)統(tǒng)一標(biāo)準(zhǔn)執(zhí)行。 這樣，全機(jī)各個(gè)部件都按統(tǒng)一時(shí)序工作，由一個(gè)時(shí)鐘產(chǎn)生一系列微操作控制信號(hào)進(jìn)行控制。這些微操作控制信號(hào)都與時(shí)鐘信號(hào)（CPU的主頻）同步。 特點(diǎn)：社會(huì)主義大鍋飯。設(shè)計(jì)簡(jiǎn)單，控制方便，時(shí)間容易，但是對(duì)許 多簡(jiǎn)單指令來(lái)說(shuō)會(huì)有比較多的空閑時(shí)間，造成較大數(shù)量的時(shí)間 浪費(fèi)，從而影響了指令的執(zhí)行速度，效率低。,8.2.4

13、 時(shí)序控制方式,1）、同步控制方式 （1）采用 定長(zhǎng)的機(jī)器周期（機(jī)器周期內(nèi)的節(jié)拍數(shù)相同） 以 最長(zhǎng) 的 微操作序列 和 最繁 的微操作為 時(shí)序標(biāo)準(zhǔn)。,8.2.4 時(shí)序控制方式,CLK,節(jié)拍 (狀態(tài)),8.2.4 時(shí)序控制方式,1）、同步控制方式 （2）采用 不定長(zhǎng)的機(jī)器周期（機(jī)器周期內(nèi)節(jié)拍數(shù)不相同） 一些復(fù)雜的指令可以通過(guò)增加節(jié)拍，延長(zhǎng)機(jī)器周期來(lái)解決。,機(jī)器周期,執(zhí)行周期,指令周期,取指周期,T0,T1,T2,T3,局部控制節(jié)拍寬度與中央控制節(jié)拍寬度一致,8.2.4 時(shí)序控制方式,1）、同步控制方式 （3）采用中央控制和局部控制相結(jié)合的方法 中央控制：簡(jiǎn)單指令安排在統(tǒng)一的、較短的機(jī)器周期內(nèi)完成

14、， 局部控制：復(fù)雜指令可在中央控制的執(zhí)行周期插入局部控制節(jié)拍。,局部控制節(jié)拍,2）、異步控制方式 即可變時(shí)序控制方式：各微操作不采用統(tǒng)一的時(shí)序信號(hào)控制。 每條指令、每個(gè)操作需要多少時(shí)間就占用多少時(shí)間。 每條指令的指令周期可由多個(gè)不等的機(jī)器周期數(shù)組成。 這是一種“應(yīng)答”方式，各操作之間的銜接是由“結(jié)束 起始”信號(hào) 來(lái)實(shí)現(xiàn)的，由前一操作已經(jīng)完成的 “結(jié)束” 信號(hào)，或由下一操作的 “準(zhǔn)備好” 信號(hào)來(lái)作為下一操作的起始信號(hào)，在沒有收到“結(jié)束”或 “準(zhǔn)備好”信號(hào)之前不開始新的操作。 例如：存儲(chǔ)器讀操作，CPU向存儲(chǔ)器發(fā)一個(gè)讀命令（起始信號(hào)），啟動(dòng)存儲(chǔ)器內(nèi)部的時(shí)序信號(hào)，此時(shí)CPU處于等待狀態(tài)，當(dāng)存儲(chǔ)器讀操

15、作結(jié)束后，向CPU發(fā)出結(jié)束信號(hào)，以此作為下一操作的起始信號(hào)。 特點(diǎn)：共產(chǎn)主義按需分配。省時(shí)，效率高，但控制復(fù)雜。,8.2.4 時(shí)序控制方式,現(xiàn)在的微機(jī)中的聯(lián)合控制方式： 中央控制：對(duì)大多數(shù)指令執(zhí)行時(shí)間接近或相等的指令，由CPU的主 頻時(shí)鐘實(shí)現(xiàn)同步控制。 局部控制：少數(shù)執(zhí)行時(shí)間差別大的指令，由局部控制器發(fā)出的節(jié)拍 控制，但局部控制器的時(shí)鐘也要與CPU的時(shí)鐘同步。,3）、聯(lián)合控制方式 此為同步控制和異步控制相結(jié)合的方式。 實(shí)際上，現(xiàn)代計(jì)算機(jī)中幾乎沒有完全采用同步或完全采用異步的控制方式，大多數(shù)是采用聯(lián)合控制方式。 通常的設(shè)計(jì)思想是：在功能部件內(nèi)部采用同步方式或以同步方式為主的控制方式，在功能部件之

16、間采用異步方式。 一般來(lái)說(shuō)：CPU內(nèi)部是同步的，CPU與其他部件之間是異步的。,8.2.4 時(shí)序控制方式,1、指令系統(tǒng) 指令種類直接影響著時(shí)序控制方式，各類指令所需要的時(shí)間差 不多時(shí)可采用同步控制，如果時(shí)間差異大則采用異步控制； 同步控制與CPU時(shí)鐘同步，故時(shí)序系統(tǒng)簡(jiǎn)單，異步控制要有自 己的時(shí)鐘，故時(shí)序系統(tǒng)復(fù)雜。 2、指令格式和尋址方式 指令格式： 單地址（訪存兩次） 雙地址（訪存三次） 尋址方式：直接、間接、變址等訪存次數(shù)不同，執(zhí)行時(shí)間不等。 所以，設(shè)計(jì)時(shí)序系統(tǒng)時(shí)，需要考慮指令系統(tǒng)中的這些問(wèn)題。,8.2.4 時(shí)序控制方式 -影響時(shí)序系統(tǒng)的因素,8.1 CPU的基本功能與組成（8.1） 8.2

17、 時(shí)序系統(tǒng)和控制方式（8.2 8.3 9） 8.3 組合邏輯設(shè)計(jì)（10） 8.4 微程序設(shè)計(jì)（10）,第八章 CPU的結(jié)構(gòu)與功能,組合邏輯控制器的設(shè)計(jì)步驟（前三步驟非常重要?。?步驟一 擬定指令系統(tǒng)（給出CPU硬部件設(shè)計(jì)的邏輯依據(jù)） 步驟二 確定總體結(jié)構(gòu)（空間安排：設(shè)置CPU都包含哪些部件，及數(shù)據(jù)通路） 步驟三 擬定時(shí)序系統(tǒng)（時(shí)間安排） 選定時(shí)序系統(tǒng)，作為各邏輯部件工作的時(shí)間標(biāo)準(zhǔn)（周期節(jié)拍脈沖） 即把一條指令的執(zhí)行過(guò)程分為若干個(gè)時(shí)間階段，一個(gè)階段為一周期， 一個(gè)周期取一名字（取指周期、源周期、目的周期、執(zhí)行周期等） 步驟四 擬定指令流程圖（合并了步驟一、步驟三） 將每條指令的執(zhí)行步驟，按時(shí)間順

18、序，用流程圖的形式表示出來(lái)。 （即：一條指令執(zhí)行的過(guò)程中，不同時(shí)間周期，完成什么操作。） 步驟五 編制操作時(shí)間表（以步驟二、步驟四為基礎(chǔ)） 將指令流程中規(guī)定的操作落實(shí)到由哪個(gè)部件完成，在什么時(shí)間完成 步驟六 微操作的組合與化簡(jiǎn) 根據(jù)操作時(shí)間表，將產(chǎn)生同一微操作控制信號(hào)的條件，用“邏輯或” 連接組合成邏輯表達(dá)式，并化簡(jiǎn)，求得最簡(jiǎn)單邏輯表達(dá)式。 步驟七 設(shè)計(jì)邏輯電路圖（根據(jù)最簡(jiǎn)邏輯表達(dá)式，結(jié)合現(xiàn)有的元件設(shè)計(jì)電路）,Review：控制器,重在理解,確定一個(gè)指令系統(tǒng)的對(duì)應(yīng)的全部微操作命令的節(jié)拍安排，首先要明確 CPU的控制方式（同步或異步）和內(nèi)部結(jié)構(gòu)（總線或非總線）。 例如：采用同步控制方式，非總線結(jié)

19、構(gòu)的CPU，每個(gè)CPU周期有3拍。,非總線CPU,8.3 組合邏輯設(shè)計(jì) 微操作的節(jié)拍安排,安排微操作時(shí)間表的原則：,原則一 微操作的 先后順序不得 隨意 更改。,原則二 被控對(duì)象不同 的微操作，盡量安排在 一個(gè)節(jié)拍 內(nèi)完成。,原則三 占用 時(shí)間較短 的微操作，盡量 安排在 一個(gè)節(jié)拍 內(nèi)完成， 并允許有先后順序。,8.3 組合邏輯設(shè)計(jì) 微操作的節(jié)拍安排,方框 代表一個(gè)CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的某種控制操作。 菱形 通常用來(lái)表示某種判別或測(cè)試，不單獨(dú)占用一個(gè)CPU周期。,Review: 指令流程圖,采用方框圖語(yǔ)言來(lái)表示 一條指令的指令周期。,1、取指周期 微操作的 節(jié)拍安排,原則二、三

20、,原則二,原則三,2、間址周期 微操作的 節(jié)拍安排,T0,T1,T2,T0,T1,T2,8.3 組合邏輯設(shè)計(jì) 微操作的節(jié)拍安排,4、執(zhí)行周期 微操作的 節(jié)拍安排,CLA 累加器清零,T0,T1,T2,8.3 組合邏輯設(shè)計(jì) 微操作的節(jié)拍安排,ADD X 加法指令,T0,T1,T2,STA X 存數(shù)指令,T0,T1,T2,JMP X 轉(zhuǎn)移指令,T0,T1,T2,5、中斷周期 微操作的 節(jié)拍安排,T0,T1,T2,新地址 PC（PC更新）,8.3 組合邏輯設(shè)計(jì) 微操作的節(jié)拍安排,1,1,1,1,1,1,1,1,1,1,間址特征,8.3 組合邏輯設(shè)計(jì) 微操作時(shí)間表（P402）,1,1,1,1,8.3

21、組合邏輯設(shè)計(jì) 微操作時(shí)間表（P402）,一次間址特征,1,1,1,1,1,1,1,1,1,1,1,1,1,8.3 組合邏輯設(shè)計(jì) 微操作時(shí)間表（P402）,組合邏輯控制器的設(shè)計(jì)步驟（前三步驟非常重要?。?步驟一 擬定指令系統(tǒng)（給出CPU硬部件設(shè)計(jì)的邏輯依據(jù)） 步驟二 確定總體結(jié)構(gòu)（空間安排：設(shè)置CPU都包含哪些部件，及數(shù)據(jù)通路） 步驟三 擬定時(shí)序系統(tǒng)（時(shí)間安排） 選定時(shí)序系統(tǒng)，作為各邏輯部件工作的時(shí)間標(biāo)準(zhǔn)（周期節(jié)拍脈沖） 即把一條指令的執(zhí)行過(guò)程分為若干個(gè)時(shí)間階段，一個(gè)階段為一周期， 一個(gè)周期取一名字（取指周期、源周期、目的周期、執(zhí)行周期等） 步驟四 擬定指令流程圖（合并了步驟一、步驟三） 將每條

22、指令的執(zhí)行步驟，按時(shí)間順序，用流程圖的形式表示出來(lái)。 （即：一條指令執(zhí)行的過(guò)程中，不同時(shí)間周期，完成什么操作。） 步驟五 編制操作時(shí)間表（以步驟二、步驟四為基礎(chǔ)） 將指令流程中規(guī)定的操作落實(shí)到由哪個(gè)部件完成，在什么時(shí)間完成 步驟六 微操作的組合與化簡(jiǎn) 根據(jù)操作時(shí)間表，將產(chǎn)生同一微操作控制信號(hào)的條件，用“邏輯或” 連接組合成邏輯表達(dá)式，并化簡(jiǎn)，求得最簡(jiǎn)單邏輯表達(dá)式。 步驟七 設(shè)計(jì)邏輯電路圖（根據(jù)最簡(jiǎn)邏輯表達(dá)式，結(jié)合現(xiàn)有的元件設(shè)計(jì)電路）,Review：控制器,重在理解,= FE T1 （ CLA + COM + ADD + STA + LDA + JMP ） + IND T1 （ ADD + ST

23、A + LDA + JMP ） + EX T1 （ ADD + LDA ）,例如某一微操作 C2：M ( MAR ) MDR 的邏輯表達(dá)式如下：,輸出信號(hào)：某一微操作的控制信號(hào)。C2 : M (MAR) 送 MDR 輸入信號(hào)：指令信號(hào)。CLA 、COM、ADD、STA、LDA、JMP 等 均來(lái)自 操作碼譯碼器 的輸出端。 輸入信號(hào)：時(shí)序信號(hào)。FE T1 、 IND T1 、 EX T1 等， 均來(lái)自 時(shí)序信號(hào)產(chǎn)生器 的輸出端。,8.3 組合邏輯設(shè)計(jì) 微操作最簡(jiǎn)表達(dá)式（P401）,= T1 FE（ CLA + COM + ADD + STA + LDA + JMP ） + IND（ ADD +

24、STA + LDA + JMP ） + EX （ ADD + LDA ）,該邏輯表達(dá)式 給出 控制器 輸入與輸出信號(hào)之間的關(guān)系。,A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1,C,B,A,Y8,Y9,Y10,Y11,Y12,Y13,Y14,Y15,輸出信號(hào) = 某條指令,輸入： 指令中 操作碼,操作碼譯碼器,8.3 組合邏輯設(shè)計(jì),D,例如： ADD 0 0 0 0 STA

25、 1 0 1 0 LDA 1 0 1 1,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,ADD,STA,LDA,例如：指令格式中前4位為操作碼。,C0,C1,Cn,C2,C3,輸入：指令信號(hào),0,1,2n-1,T1,Tn,8.3 組合邏輯設(shè)計(jì) 組合邏輯控制器,IR,CU,狀態(tài) 標(biāo)志,操作碼譯碼,輸入：時(shí)序信號(hào),節(jié)拍發(fā)生器,輸入：反饋信號(hào),輸出：各微操作的控制信號(hào),組合邏輯控制器的設(shè)計(jì)步驟（前三步驟非常重要?。?步驟一 擬定指令系統(tǒng)（給出CPU硬部件設(shè)計(jì)的邏輯依據(jù)） 步驟二 確定總體結(jié)構(gòu)（空間安排：設(shè)置CPU都包含哪些部件，及數(shù)據(jù)通路） 步驟三 擬定時(shí)序系統(tǒng)（時(shí)間安排） 選定時(shí)序系統(tǒng)，作為各邏

26、輯部件工作的時(shí)間標(biāo)準(zhǔn)（周期節(jié)拍脈沖） 即把一條指令的執(zhí)行過(guò)程分為若干個(gè)時(shí)間階段，一個(gè)階段為一周期， 一個(gè)周期取一名字（取指周期、源周期、目的周期、執(zhí)行周期等） 步驟四 擬定指令流程圖（合并了步驟一、步驟三） 將每條指令的執(zhí)行步驟，按時(shí)間順序，用流程圖的形式表示出來(lái)。 （即：一條指令執(zhí)行的過(guò)程中，不同時(shí)間周期，完成什么操作。） 步驟五 編制操作時(shí)間表（以步驟二、步驟四為基礎(chǔ)） 將指令流程中規(guī)定的操作落實(shí)到由哪個(gè)部件完成，在什么時(shí)間完成 步驟六 微操作的組合與化簡(jiǎn) 根據(jù)操作時(shí)間表，將產(chǎn)生同一微操作控制信號(hào)的條件，用“邏輯或” 連接組合成邏輯表達(dá)式，并化簡(jiǎn)，求得最簡(jiǎn)單邏輯表達(dá)式。 步驟七 設(shè)計(jì)邏輯電

27、路圖（根據(jù)最簡(jiǎn)邏輯表達(dá)式，結(jié)合現(xiàn)有的元件設(shè)計(jì)電路）,Review：控制器,重在理解,組合邏輯控制器的特點(diǎn),思路清晰，簡(jiǎn)單明了,龐雜，調(diào)試?yán)щy，修改困難,速度快,FE,IND,EX,LDA,ADD,JMP,BAN,STA,T1,（RISC）,8.3 組合邏輯設(shè)計(jì) 畫出邏輯電路圖（P401）,考研習(xí)題精選,1、若存儲(chǔ)器容量為64K *32位，指出主機(jī)中六個(gè)基本寄存器的位數(shù)。 并寫出組合邏輯控制器完成STA X （AC內(nèi)容寫回到X主存單元內(nèi)） 指令發(fā)出的微操作及節(jié)拍安排。,解：主機(jī)中基本寄存器及位數(shù) 累加器 32 指令寄存器 32 數(shù)據(jù)緩沖寄存器 32 通用寄存器 32 地址寄存器 16 PC程序計(jì)

28、數(shù)器 16 STA X （X為主存單元地址）指令發(fā)出的微操作及節(jié)拍安排：,T0,T1,T2,T0,T1,T2,解：主機(jī)中基本寄存器及位數(shù) 累加器 指令寄存器 數(shù)據(jù)緩沖寄存器 通用寄存器 地址寄存器 PC程序計(jì)數(shù)器 STA X （X為主存單元地址）指令發(fā)出的微操作及節(jié)拍安排：,取指周期,執(zhí)行周期,組合邏輯控制器的設(shè)計(jì)步驟（前三步驟非常重要?。?步驟一 擬定指令系統(tǒng)（給出CPU硬部件設(shè)計(jì)的邏輯依據(jù)） 步驟二 確定總體結(jié)構(gòu)（空間安排：設(shè)置CPU都包含哪些部件，及數(shù)據(jù)通路） 步驟三 擬定時(shí)序系統(tǒng)（時(shí)間安排） 選定時(shí)序系統(tǒng)，作為各邏輯部件工作的時(shí)間標(biāo)準(zhǔn)（周期節(jié)拍脈沖） 即把一條指令的執(zhí)行過(guò)程分為若干個(gè)時(shí)間階段，一個(gè)階段為一周期， 一個(gè)周期取一名字（取指周期、源周期、目的周期、執(zhí)行周期等） 步驟四 擬定指令流程圖（合并了步驟一、步驟三） 將每條指令的執(zhí)行步驟，按時(shí)間順序，用流程圖的形式表示出來(lái)。 （即：一條指令執(zhí)行的過(guò)程中，不同時(shí)間