《邏輯門電路tang》PPT課件.ppt

1、第2章 邏輯門電路,2.1 二極管和三極管的開關(guān)特性 2.2 TTL門電路 2.3 CMOS門電路,實現(xiàn)輸入邏輯變量與輸出邏輯變量之間某種基本邏輯運算或復(fù)合邏輯運算的電路稱為邏輯門電路，簡稱門電路。 常用的邏輯門電路有：與門、或門、非門、與非門、或非門、與或非門、異或門和同或門等。 邏輯門電路通常是集成電路，分為雙極型和MOS 。TTL門和CMOS門特性優(yōu)良，是集成電路的主流產(chǎn)品。 在門電路中，晶體管和MOS管工作開關(guān)狀態(tài)。,2.1 二極管和三極管的開關(guān)特性,2.1.1 二極管的開關(guān)特性 2.1.2 三極管的開關(guān)特性,邏輯輸入信號（高電平或低電平）通常使門電路中的二極管、雙極型三極管和場效應(yīng)管

2、工作在開關(guān)狀態(tài)（導(dǎo)通或截止?fàn)顟B(tài)），導(dǎo)致輸出亦為邏輯信號（高電平或低電平），從而電路實現(xiàn)一定的輸入輸出邏輯關(guān)系。因此，電子元件的開關(guān)特性是實現(xiàn)邏輯門電路的基礎(chǔ)。,2.1.1 二極管的開關(guān)特性,1二極管的開關(guān)作用,當(dāng) ，二極管截止，等效為開關(guān)斷開,當(dāng) ，二極管導(dǎo)通，等效為開關(guān)閉合,2 二極管的開關(guān)時間,由于二極管的PN結(jié)具有等效電容，二極管的通斷就伴隨著電容的充放電，所以，二極管的通斷轉(zhuǎn)換需要一定時間。二極管通斷轉(zhuǎn)換的時間既是二極管的開關(guān)時間。,1）開通時間ton：二極管從截止轉(zhuǎn)為導(dǎo)通所需的時間。 2）反向恢復(fù)時間tre：二極管從導(dǎo)通轉(zhuǎn)為截止所需的時間，它由2段時間組成，即存儲時間ts和渡越時間t

3、t，tre=ts+tt。,3PN結(jié)的存儲電荷,PN結(jié)的正向?qū)ㄟ^程：正向電壓削弱PN結(jié)的勢壘電場，N區(qū)的電子向P區(qū)擴(kuò)散并建立電子濃度分布，P區(qū)的空穴向N區(qū)擴(kuò)散并建立空穴濃度分布。由于濃度不同，穿越PN結(jié)的電荷繼續(xù)擴(kuò)散，形成連續(xù)的正向電流。 從截止形成穩(wěn)定的正向電流的過程就是二極管的導(dǎo)通時間ton 。,存儲電荷： 距PN結(jié)越遠(yuǎn)，電荷濃度越低； 正向電流越大，電荷的濃度梯度越大，存儲電荷越多。,PN結(jié)截止過程： 在反向電壓的作用下，N區(qū)的空穴存儲電荷被電場趕回到P區(qū)，P區(qū)的電子存儲電荷被電場趕回到N區(qū)，形成反向電流，驅(qū)散存儲電荷。驅(qū)散存儲電荷的時間就是存儲時間ts 。 在存儲電荷驅(qū)散后，PN結(jié)的空

4、間電荷區(qū)變寬，逐漸恢復(fù)到PN結(jié)通過反向飽和電流IS，這段時間就是渡越時間tt。,通常，開通時間ton和反向恢復(fù)時間tre為納秒級，tre= ts+ttton , tstt。二極管的開關(guān)時間主要取決于PN存儲電荷的驅(qū)散時間ts。,end,2.1.2 三極管的開關(guān)作用特性,1. 三極管的開關(guān)作用,電路,輸入特性,輸出特性,( a ),( b ),( c ),V,th,O,V,C,ES,O,V,CC,I,B4,I,B3,=,I,BS,I,B2,I,B1,A,B,R,b,R,c,C,當(dāng)輸入電壓為低電平，使 三極管處于截止?fàn)顟B(tài)，ce之間等效為開關(guān)斷開。,當(dāng)輸入電壓為高電平，使 ，使三極管工作在輸出特性的

5、B點，處于臨界飽和狀態(tài)。ce之間等效為開關(guān)閉合。,在數(shù)字電路中，邏輯輸入信號通常使三極管工作在截止或飽和狀態(tài)，稱為開關(guān)狀態(tài)。,2 三極管的開關(guān)時間,三極管的開關(guān)過程與二極管相似，也要經(jīng)歷一個電荷的建立與驅(qū)散過程，表現(xiàn)為三極管的飽和與截止兩種狀態(tài)相互轉(zhuǎn)換需要一定的時間。三極管飽和與截止兩種狀態(tài)轉(zhuǎn)換的時間既是三極管的開關(guān)時間。,設(shè)輸入電壓的高電平VIH和低電平VIL滿足下述條件：,根據(jù)集電極電流波形，三極管的開關(guān)時間用下述參數(shù)描述： 1)延遲時間td：從正跳變開始到從 0上升至0.1ICS所需的時間； 2)上升時間tr：從0.1ICS上升至 0.9ICS所需的時間； 3)存儲時間ts：從負(fù)跳變開始

6、到從 ICS下降至0.9ICS所需的時間；,三極管的開關(guān)時間一般為ns數(shù)量級，并且toffton、tstf?；鶇^(qū)存儲電荷是影響三極管開關(guān)速度的主要因素。,）下降時間tf：從0.9ICS下降至0.1ICS所需的時間； ）開通時間ton：從截止轉(zhuǎn)換到飽和所需的時間，ton=td+tr； 6）關(guān)閉時間toff：從飽和轉(zhuǎn)換為截止所需的時間，toff=ts+tf。,t,三極管的開關(guān)時間一般為ns數(shù)量級，并且toffton、tstf?；鶇^(qū)存儲電荷是影響三極管開關(guān)速度的主要因素。,提高開關(guān)速度的方法是：開通時加大基極驅(qū)動電流，關(guān)斷時快速泄放存儲電荷。,end,2.2 TTL門電路,2.2.1 TTL非門的工

7、作原理 2.2.2 TTL非門的特性 2.2.3 TTL與非門/或非門/與或非門 2.2.4 TTL 集電極開路門和三態(tài)門,TTL-Transistor Transistor Logic,TTL有與、或、非、與非、或非、異或、同或、與或非等邏輯門，它們的工作原理相似。,2.2.1 TTL非門的工作原理,1.電路組成 TTL門一般由3級組成：,輸入級,輸入級：信號緩沖輸入,中間級：輸出兩個相位相反的倒相信號,中間級,輸出級,輸出級：推拉式輸出電路，無論輸出高電平或低電平，輸出級的輸出電阻都很低，帶負(fù)載能力強(qiáng)。,2.2.1 TTL非門的工作原理,A,R,1,3k,R,4,100,Y,R,2,750

8、,R,3,360,R,5,3k,T,1,T,2,T,3,T,4,T,5,N,N,P,1）輸入低電平（VIL=0.3 V）,輸入低電平時，輸出為高電平。,2.工作原理,VIL=0.3 V,1 V,0.4V,5 V,4.3,3.6V,T1深飽和，T2、T5截止,T3 臨界飽和，T4放大，形成射極輸出器，輸出電阻小。,A,R,1,3k,R,4,100,Y,R,2,750,R,3,360,R,5,3k,T,1,T,2,T,3,T,4,T,5,N,N,P,輸入高電平（VIH=3.6 V）,輸入高電平，輸出為低電平。,VIH=3.6 V,2.1V,1.4V,0.7V,0.3V,1V,0.3,T2、T5飽和

9、，T1處于倒置狀態(tài),T3放大狀態(tài)，T4截止,綜上所述，輸入低電平時，輸出為高電平；輸入高電平時，輸出為低電平。實現(xiàn)了邏輯非,無論輸出低電平或是高電平，TTL非門的推拉輸出級輸出電阻均很小，帶負(fù)載能力強(qiáng)。而且T4和T5總是一個導(dǎo)通、另一個就截止。,A,R,1,3k,R,4,100,Y,R,2,750,R,3,360,R,5,3k,T,1,T,2,T,3,T,4,T,5,N,N,P,3工作速度的提高,VIH=3.6 V,2.1V,1.4V,0.7V,0.3V,1V,0.3,1） vI: VIHVIL ， T1放大,T1吸取T2管飽和時的超量存儲電荷，使T2管快速脫離飽和，轉(zhuǎn)換到截止?fàn)顟B(tài)。,2） T

10、TL門具有推拉輸出級，其輸出電阻很小，與分布電容形成的時間常數(shù)小，故輸出狀態(tài)轉(zhuǎn)換快。,end,2.2.2 TTL非門的特性,1.電壓傳輸特性,截止區(qū)ab段：vI0.5 V。T1飽和，VC1=+VCES10.6V ,T2、T5截止，T3和T4組成復(fù)合管射極輸出器，vo=3.6V。,線性區(qū)bc段:0.5 V vI 1.1 V。T1飽和，0.6VVC1=+VCES11.2V , T2處于放大狀態(tài)，T5仍然截止，T3和T4仍然是射極輸出器，vo隨vI線性減少，斜率為T2級的放大倍數(shù)：,轉(zhuǎn)折區(qū)cd段：1.2 VvI1.3 V。T1飽和，1.3VVC1= vI +VCES11.4V, T5由截止進(jìn)入放大狀

11、態(tài),T2、T3和T4的狀態(tài)同前。由于T5集電極的等效電阻減小快，vo急劇減少。轉(zhuǎn)折區(qū)中點輸入電壓定義為門坎電壓Vth，約為1.3V。,飽和區(qū)de段： vI 1.4 V。T1處于倒置狀態(tài)，T2、T5飽和，T3放大狀態(tài)，T4截止。vo=0.3V。,設(shè) 輸出高電平值域：VOHmin，3.6V，VOHmin2V 輸出低電平值域：0.1V，VOLmax，VOLmax 0.4V,則由傳輸特性確定輸入高、低電平的值域為： 輸入低電平值域：0,VILmax 輸入高電平值域：【VIHmin,5V】,VILmax是對應(yīng)于輸出電平為VOHmin的輸入電平，亦稱為關(guān)門電平（T5截止）。 VIHmin是對應(yīng)于輸出電平為

12、VOLmax的輸入電平，亦稱為開門電平（T5飽和）。,2.輸入噪聲容限,定義:對于TTL反相器， 在保證輸出高電平在其值域內(nèi)的條件下，輸入低電平允許的干擾脈沖最大幅度稱為低電平噪聲容限VNL 。 同樣，在保證輸出低電平在其值域內(nèi)的條件下，輸入高電平允許的干擾脈沖最大幅度稱為高電平噪聲容限，記為VNH。,G2門輸入低電平允許的干擾脈沖幅度為： VNL = VILmax - VOLmax,G2門輸入高電平允許的干擾脈沖幅度為： VNH = VOHmin - VIHmin,根據(jù)傳輸特性，選擇適當(dāng)?shù)腣OLmax、VILmax、VIHmin 、VOHmin，獲得最佳的噪聲容限。,以74H系列的TTL門為

13、例，標(biāo)準(zhǔn)參數(shù)為： VOLmax=0.4VVILmax=0.8V VIHmin=2.0VVOHmin =2.4V 則 VNL = VILmax - VOLmax=0.8-0.4=0.4V VNH = VOHmin - VIHmin=2.4-2.0=0.4V 雖然噪聲容限是以非門為例說明的，但相同系列的TTL門的噪聲容限是一致的。,3.輸入特性,輸入特性有輸入伏安特性和輸入負(fù)載特性。,1)輸入伏安特性:輸入電流與輸入電壓之間的關(guān)系曲線 。,當(dāng) （即vI=VIL）時，T1發(fā)射結(jié)導(dǎo)通，T2、T5截止，,輸入短路電流,當(dāng) （即vI=VIH）時， T1發(fā)射結(jié)截止，T2、T5飽和，其反向電流即為高電平輸入電

14、流IIH ,約為40A。,當(dāng) 隨vI增加，即從-1.6mA增加至40A。,2)輸入負(fù)載特性,TTL門的輸入端與參考電位之間接電阻R，輸入電壓與電阻之間的關(guān)系曲線稱為輸入負(fù)載特性。,當(dāng)電阻R很小，使 時，,T1發(fā)射結(jié)導(dǎo)通，T2、T5截止。,對應(yīng)于vI=VIL=0.8V的電阻稱為關(guān)門（T5截止）電阻Roff。,當(dāng) RRoff時，vI 隨R近似線性增加。,由于RRon=2.0k時T5飽和導(dǎo)通(0)，故稱Ron為開門電阻。,綜上所述，當(dāng)RRon時（包括R，即輸入端懸空），等效輸入為高電平1。,I,1,R,R(,),(V),0,R,off,R,on,1.4,V,IL,max,當(dāng)RRon=2.0k時，,T

15、1集電結(jié)導(dǎo)通，T2、T5飽和，限制,4.輸出特性：帶上負(fù)載后，負(fù)載電流與輸出電壓的關(guān)系曲線 。有低電平輸出特性和高電平輸出特性 。,1）低電平輸出特性,當(dāng)輸入為高電平（即vI=VIH）時，輸出為低電平。此時，,T4截止，T2、T5飽和導(dǎo)通，T5可以吸入負(fù)載電流，稱為灌電流。,T5飽和時，其集射極之間的等效電阻?。ù蠹s20），且基本不變，故輸出電壓隨負(fù)載電流線性增加。,2）高電平輸出特性,輸入低電平（即vI=VIL）時，輸出高電平。此時，T2、T5截止，T3、T4組成射極輸出器。T4向負(fù)載輸出電流，稱為拉電流。,當(dāng)負(fù)載電流較小（負(fù)載電阻大）時，由于射極輸出器輸出電阻小，輸出電壓基本不變。 當(dāng)負(fù)載

16、電流較大（負(fù)載電阻?。r，R4上的電壓較大，使T3、T4飽和，故輸出電壓基本上隨負(fù)載電流線性下降。R4是限流電阻。,5.扇出系數(shù)驅(qū)動相同系列的TTL門的個數(shù)稱為扇出系數(shù),記為N。,當(dāng)驅(qū)動門G1輸出低電平時，負(fù)載門的輸入電流近似等于輸入短路電流IIS。,如果G1吸入的最大低電平電流為ILLmax，則驅(qū)動負(fù)載門的最大個數(shù)為：,當(dāng)驅(qū)動門G1輸出高電平時，負(fù)載門的輸入電流近似等于高電平輸入電流IIH。 如果G1輸出的最大高電平電流為ILHmax，則驅(qū)動負(fù)載門的最大個數(shù)為：,G1輸出的最大高電平電流為ILHmax，由輸出特性和允許的最大高電平功耗確定。,扇出系數(shù)為：,例如，74H系列門電路的參數(shù)：IIS

17、=1.6mA, IIH=0.04mA, ILLmax=16mA, ILHmax=0.4mA,則,6.傳輸延遲時間,(1)輸出高電平轉(zhuǎn)換為低電平的傳輸延遲時間tPHL：從輸入上升沿幅值的50%對應(yīng)的時刻起，到輸出下降沿幅值的50% 對應(yīng)的時刻止所需的時間。在tPHL期間，T5管由截止轉(zhuǎn)換到飽和，主要對應(yīng)于T5管的開通時間。,(2)輸出低電平轉(zhuǎn)換為高電平的傳輸延遲時間tPLH：從輸入下降沿幅值的50%對應(yīng)的時刻起，到輸出上升沿幅值的50% 對應(yīng)的時刻止所需的時間。在tPLH期間，T5管由飽和轉(zhuǎn)換到截止，主要對應(yīng)于T5管的關(guān)斷時間。所以，tPLH大于tPHL。,(3)平均傳輸延遲時間tpd：,end

18、,2.2.3 TTL與非門/或非門/與或非門,1TTL與非門,當(dāng)A、B都是高電平時，T1的個發(fā)射結(jié)都截止，T2、T5飽和，輸出低電平； 當(dāng)A、B中任何一個為低電平時，T1中與低電平相連的發(fā)射結(jié)導(dǎo)通，T2、T5截止，輸出高電平；電路實現(xiàn)與非邏輯。,X=AB,2TTL或非門,(3)當(dāng)A為高電平時，T1的發(fā)射結(jié)截止，T2、T5飽和，輸出低電平；,(1) 當(dāng)A、B都是低電平時，T1和T1的發(fā)射結(jié)都導(dǎo)通，T2 、T2和T5截止，輸出高電平；,(2) 當(dāng)B為高電平時，T1的發(fā)射結(jié)截止，T2、T5飽和，輸出低電平；,(4)當(dāng)A和B都為高電平時，T1和T1的發(fā)射結(jié)都截止，T2、T2、T5飽和，輸出低電平。,電

19、路實現(xiàn)或非邏輯,3TTL與或非門,T1和T1改為多發(fā)射極三極管，分別實現(xiàn)X=AB、Z=CD。,end,2.2.4 TTL 集電極開路門和三態(tài)門,AB=0,CD=1,普通TTL門輸出端不能并聯(lián)！,實際中希望并聯(lián)。因為通過并聯(lián)可以擴(kuò)展或增強(qiáng)的路的功能。,TTL 集電極開路門和三態(tài)門的輸出端可以并聯(lián)。,符號“”表示集電極開路, OC門正常使用時，必須外接電阻R，與T5形成反相器。,只有Y1和Y2同時為高電平時，Y才為高電平，即Y= Y1Y2，OC門的并聯(lián)線實現(xiàn)邏輯與，簡稱為線與。,1.集電極開路門（OC門）,(1)當(dāng)輸出高電平時，OC 門的輸出電流為IOH（等于T5管的穿透電流）,負(fù)載門輸入電流為I

20、IH,上拉電阻R的計算,(2)當(dāng)輸出低電平時，灌入一個OC 門的電流不超過其最大允許值IOLmax。此時負(fù)載門的輸入電流近似為輸入短路電流-IIS,2.三態(tài)TTL門,三態(tài)門,簡稱為TSL門（Tristate Logic）。它的輸出除了常規(guī)的高電平、低電平外，還有高阻抗?fàn)顟B(tài)。,當(dāng)使能輸入端 EN=1(高電平)時，T7飽和，T8截止：,當(dāng)EN=0(低電平)時，T7截止，T8飽和，導(dǎo)致T3、T4、T2和T5截止，輸出電阻大，即為高阻態(tài)，記為X。,“”表示3態(tài)輸出,TSL門的應(yīng)用,X1,Xn,EN=0，G1工作，輸入 EN=1， G2工作，輸出,end,2.3 CMOS門電路,2.3.1 MOS管的開

21、關(guān)特性 2.3.2 CMOS反相器的工作原理 2.3.3 CMOS反相器的特性 2.3.4 CMOS與非門/或非門 2.3.5 CMOS 傳輸門/三態(tài)門/異或門,同時包含NMOS管和PMOS管的門電路稱為互補(bǔ)對稱MOS門電路，即CMOS門電路。,2.3.1 MOS管的開關(guān)特性,1NMOS管的開關(guān)特性,為了使P型襯底和源區(qū)及漏區(qū)間的PN結(jié)截止，P型襯底必須接電位最低的節(jié)點（通常是NMOS管的源極）。 在很多情況下，P型襯底直接接電位最低的節(jié)點，而不與源極相連，這時漏極與源極可以互換使用。,當(dāng) 時,無導(dǎo)電溝道，源漏之間2個背靠背的PN結(jié)總有一個截止 (nA級)，DS之間的截止電阻可達(dá)108量級，等

22、效為開關(guān)斷開。,當(dāng) 時, P型襯底中的電子受柵極上正電荷的吸引在柵極下形成導(dǎo)電層，連接個2個N+島形成N型導(dǎo)電溝道，在 的作用下形成電流， (mA),工作在可變電阻區(qū)，等效為開關(guān)閉合。,K是常數(shù)，與溝道的寬長比和半導(dǎo)體材料有關(guān)。Ron約為1k。,可變電阻區(qū)導(dǎo)通電阻與成反比,因為Ron約為1k。為確保輸出電壓小于0.3V（低電平），電阻R必須大于20k，NMOS等效為開關(guān)閉合。,當(dāng) 時，NMOS管導(dǎo)通，電容放電，時間常數(shù)達(dá)nS級。,當(dāng) 時，NMOS管截止，電容充電，充電時間常數(shù)大于放電時間常數(shù)，達(dá)100nS左右,故輸出的上升沿比下降沿慢。,NMOS管的開關(guān)特性,2PMOS管的開關(guān)特性,PMOS管

23、的特性亦與NMOS管相似。區(qū)別是，開啟電壓VTP為負(fù)值，即柵極電位低于源極電位|VTP|,PMOS管導(dǎo)通,否則截止。源極電位高于漏極電位，形成流出漏極的導(dǎo)通電流。N型襯底必須接電位最高的節(jié)點（通常是PMOS管的源極）。,end,2.3.2 CMOS反相器的工作原理,當(dāng) 時， ， NMOS管截止，PMOS導(dǎo)通（可變電阻區(qū)）。即 ， ，輸出高電平,當(dāng) 時， ，NMOS管導(dǎo)通（可變電阻區(qū)），PMOS截止。即 ， ，輸出低電平,綜上所述，電路實現(xiàn)邏輯非,電源電壓：,由電路，得,end,1電壓傳輸特性,ab段：,TN截止,TP導(dǎo)通 ,de段：,TN導(dǎo)通,TP截止,bcd段：,TN和TP都導(dǎo)通,2.3.3

24、 CMOS反相器的特性,CMOS門的輸入噪聲容限大，近似為：,在中點，電源到地的等效電阻最小，電源電流最大，這正是產(chǎn)生動態(tài)尖峰電流的原因。,轉(zhuǎn)折區(qū)電壓變化率大，可以作為放大器。,2輸入伏安特性,增加輸入保護(hù)電路，構(gòu)成實際的CMOS門電路。,當(dāng) 時，D1導(dǎo)通，輸入電流等于其導(dǎo)通電流，MOS管柵極電位近似等于VF+VDD；,設(shè)VF是二極管的正向?qū)妷?，則當(dāng) 時 ，,二極管截止，輸入電流近似等于零，MOS管柵極電位等于輸入電壓,當(dāng) 時，D2導(dǎo)通，輸入電流等于其導(dǎo)通電流，MOS管柵極電位近似等于-VF。,因此，MOS管柵極電位被限制在-VF，VDD+VF,3輸出特性,（1）低電平輸出特性,當(dāng)電源電壓

25、改變時，TN的柵源電壓變化，所以，繪出了多只曲線。,輸入高電平（vI= VDD）時，輸出為低電平。此時，TP截止，TN導(dǎo)通。,低電平輸出特性是TN的輸出特性,旋轉(zhuǎn),（2）高電平輸出特性,輸入低電平（即vI= 0V）時，輸出為高電平。此時，TP導(dǎo)通，TN截止。,高電平輸出特性是TP 的輸出特性,當(dāng)電源電壓改變時，輸出高電平向上平移，所以，繪出了多只曲線。,CMOS門的其他特性與TTL門類似（只是參數(shù)不同），不再贅述。,旋轉(zhuǎn),vDS取-，平移,end,2.3.4 CMOS與非門/或非門,CMOS邏輯同樣可以實現(xiàn)各種邏輯功能的門(與門、或門、與非門、或非門、與或非門、異或門、同或門、漏極開路門等),當(dāng)A=B