EDA技術實用教程 2選1多路選擇器.doc_第1頁
EDA技術實用教程 2選1多路選擇器.doc_第2頁
EDA技術實用教程 2選1多路選擇器.doc_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

學院：電氣信息學院 專業(yè)： 電子信息工程 班級：一班 姓名學號實驗序號1實驗時間2012-10-10指導教師成績實驗項目名稱2選1多路選擇器實驗目的熟悉Quartus II 6.0的VHDL文本設計流程全過程，學習簡單組合電路的設計、多層次電路設計、仿真和硬件測試。實驗內容實驗內容1：首先按照4.4 節(jié)給出的步驟，利用MAX+plus II 完成2 選1 多路選擇器的文本編輯輸入（mux21a.vhd）和仿真測試等步驟，給出圖4-27 所示的仿真波形。最后在實驗系統(tǒng)上進行硬件測試，實際驗證本項設計的功能。實驗內容2：將4.4 節(jié)的多路選擇器看成是一個元件mux21a，利用元件例化語句描述圖4-38，并將此文件放在同一目錄E:muxfile 中。以下是部分參考程序：.COMPONENT MUX21APORT （ a，b，s : IN STD_LOGIC;y : OUT STD_LOGIC）;END COMPONENT ；.u1 : MUX21A PORT MAP（a=a2，b=a3，s=s0，y=tmp）;u2 : MUX21A PORT MAP（a=a1，b=tmp，s=s1，y=outy）;END ARCHITECTURE BHV ;按照4.4 節(jié)的步驟對上例分別進行編譯、綜合、仿真。并對其仿真波形作出分析說明。實驗內容3：引腳鎖定以及硬件下載測試。若目標器件是EF1K30，建議選實驗電路模式5（，用鍵1）控制s0；用鍵2控制s1；a3、a2和a1 分別接clock5、clock0和clock2；輸出信號outy仍接揚聲器spker。通過短路帽選擇clock0 接256Hz 信號，clock5 接1024Hz，clock2 接8Hz 信號。最后進行編譯、下載和硬件測試實驗。程序：實驗編程及運行結果ENTITY MUX21A ISPORT (A,B,S: IN BIT;Y: OUT BIT );END ENTITY MUX21A;ARCHITECTURE ONE OF MUX21A ISBEGINPROCESS (A,B,S)BEGINIF S=0 THENY= A; ELSEY=B;END IF;END PROCESS;END ARCHITECTURE ONE ;引腳編輯：仿真框圖：邏輯框圖：實驗總結在使用中我熟悉Quartus II 6.0的VHDL文本設計流程全過程，學習了簡單組合電路的設計、多層次電路設計、體驗了仿真和硬件測試的全過程。課 題： EDA技術實用教程 專 業(yè)： 電子信息工程班 級： 一 班學 號： 20100178

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論