ASIC導論第一講PPT課件

.,1,主要內(nèi)容專用集成電路設計概況專用集成電路基本結構專用集成電路設計方法專用集成電路子系統(tǒng)設計,.,2,第一章ASIC概況（設計工藝工具環(huán)境）1.1緒論：專用集成電路：ASIC（ApplicationSpecificIntegratedCircuits）ASIC技術是在集成電路發(fā)展的基礎上，結合電路和系統(tǒng)的設計方法，利用ICCAD/EAD等計算機輔助技術和設計工具，發(fā)展而來的一種把實用電路或電路系統(tǒng)集成化的設計方法。,.,3,定義：將某種特定應用電路或電路系統(tǒng)用集成電路的設計方法制造到一片半導體芯片上的技術稱為ASIC技術。指電子系統(tǒng)特定的，按用戶特定要求制作的低成本、研制周期短的和。特點：體積小，成本低，性能優(yōu)，可靠性高，保密性強，產(chǎn)品綜合性能和競爭力好。,.,4,1.硅產(chǎn)業(yè)結構的演變過程,.,5,1.設計方法、設計工具的演變過程,.,6,1.設計步驟bottom-up由底向上top-down自頂向下,“自底向上”（Bottom-up）“自底向上”的設計路線，即自工藝開始，先進行單元設計，在精心設計好各單元后逐步向上進行功能塊、子系統(tǒng)設計，直至最終完成整個系統(tǒng)設計。在模擬IC和較簡單的數(shù)字IC設計中，大多仍采用“自底向上”的設計方法?！白皂斚蛳隆保═op-down）其設計步驟與“自底向上”步驟相反。設計者首先進行行為設計；其次進行結構設計；接著把各子單元轉(zhuǎn)換成邏輯圖或電路圖；最后將電路圖轉(zhuǎn)換成版圖。,.,7,1.5正向設計和逆向設計,正向設計：通常指實現(xiàn)一個新的設計逆向設計：剖析別人設計的基礎上進行某種修改或改進,.,8,1.5.1正向設計描述,系統(tǒng)設計：根據(jù)用戶對功能和性能的要求進行總體設計(畫出框圖),邏輯設計：確定邏輯功能，劃分功能塊(子系統(tǒng)),電路設計：確定電路拓撲結構和元器件參數(shù),版圖設計：版圖編輯、布局、布線、版圖驗證,工藝設計：原材料選擇，設計工藝參數(shù)、工藝方案，確定工藝條件、工藝流程,系統(tǒng)測試：（確定測試矢量、管腳安排、測試方案）,如有成熟的工藝，可根據(jù)電路的性能要求選擇合適的工藝加以修改、補充或組合。工藝條件包括源的種類、溫度、時間、流量、注入劑量和能量、工藝參數(shù)及檢測手段等。,是指由電路指標、功能出發(fā)，進行邏輯設計(子系統(tǒng)設計)，再由邏輯圖進行電路設計，最后由電路進行版圖設計，同時還要進行工藝設計。其設計流程如下：,.,9,1.5.2逆向設計描述,(1)樣品分析與測試：系統(tǒng)分析與測試、結構分析、外圍電路測試,(2)解剖管芯：打開封裝,腐蝕各層,(3)管芯平面圖的獲得：通過顯微照相或高精度圖象系統(tǒng)進行照相(把電路產(chǎn)品放大數(shù)百倍分塊照相,提取集成電路的復合版圖),又稱解剖分析，即對實際芯片進行腐蝕、照相，從得到的版圖進行邏輯提取，進而分析其基本功能及原理以期獲得原設計思想。其作用如下：仿制(在原產(chǎn)品的基礎上綜合各家優(yōu)點，推出更先進的產(chǎn)品)；可獲取先進的集成電路設計和制造的秘密(包括設計思想、版圖設計技術、制造工藝等)。,.,10,（）電路圖提?。喊鎴D轉(zhuǎn)化為電路圖、邏輯與電路提?。挥僧a(chǎn)品的復合版圖提取電路圖、器件尺寸和設計規(guī)則；,（）拼圖：把照片拼成整個產(chǎn)品的復合版圖,.,11,(6)電路仿真：驗證所提取的電路是否正確,(7)轉(zhuǎn)入正向設計中的版圖階段：如果模擬正確，可以著手進行版圖編輯,(8)縱向尺寸提取用掃描電鏡，擴展電阻儀等提取氧化層厚度、金屬膜厚度、多晶硅厚度、結深、基區(qū)寬度等縱向尺寸和縱向雜質(zhì)分布。,(8)測試產(chǎn)品的電學參數(shù)閾值電壓(開啟電壓VT）、薄膜電阻(方塊電阻R)、電流放大倍數(shù)（）、特征頻率（fT）等。,.,12,.,13,ASIC設計工具是建立在計算機系統(tǒng)平臺之上的一系列設計軟件。設計過程包括兩個主要的子過程：邏輯、電路設計與版圖設計。相應地，設計軟件也以邏輯、電路的設計和分析軟件以及版圖設計和分析軟件為基本模塊。隨著集成電路技術與軟件水平的進步，設計軟件也不斷地得到完善和發(fā)展，已由簡單的輔助設計軟件，逐步地成為完善的設計系統(tǒng)。,.,14,1.6發(fā)展的特點：,特征尺寸越來越?。?.065um）硅圓片尺寸越來越大（8inch12inch）芯片集成度越來越大（2000K）時鐘速度越來越高（500MHz）電源電壓/單位功耗越來越低（1.0V）布線層數(shù)/I/0引腳越來越多（9層/1200）,.,15,1.7產(chǎn)業(yè)現(xiàn)狀(產(chǎn)品技術、運銷渠道、應用、設計業(yè)特點、制造業(yè)、產(chǎn)業(yè)群）產(chǎn)品技術：30-45納米實驗室轉(zhuǎn)為市場SOC已成為國際VLSI發(fā)展趨勢和主流運銷渠道：多樣化模式（面向大客戶的直銷渠道日益受到廠商重視）應用：DTV,3G,汽車設計業(yè)特點：規(guī)模2001年的95家-2002年的286家-2003年的363家-2004年的479家七個產(chǎn)業(yè)化基地水平（CPU-方舟，龍芯，眾志，DSP-HDTV-MPEG2中星微）制造業(yè)：SGNEC,華越，上華，ASMC,SMIC,SIMBCD,產(chǎn)業(yè)群：長三角，京津環(huán)渤海灣，珠三角,.,16,1.7.1理解摩爾定律的偉大經(jīng)濟意義每過18個月,IC中晶體管的集成度增加一倍.微米時代:3um-2um-1.2um-亞微米時代:0.8um-0.5um-深亞微米時代:0.35um-0.25um-0.18um-0.13um-納米時代:0.09um(90nm)-60nm-45nm-30nm,.,17,1.7.2半導體工業(yè)的步伐,.,18,1.7.3國內(nèi)設計企業(yè)概況2010年前十名企業(yè),共有設計企業(yè)479家，05年設計企業(yè)銷售額124.3億元，其中銷售額過億元的企業(yè)共17家，其中前十名企業(yè)排行如上圖所示。,.,19,1.7.4國內(nèi)設計企業(yè)概況2011年前十名設計企業(yè),.,20,1.7.5中國半導體產(chǎn)業(yè)主要集聚地區(qū),.,21,1.7.6長三角地區(qū)半導體企業(yè)概況,據(jù)不完全統(tǒng)計，江浙滬共有各類微電子企業(yè)489家：,長三角占中國2.2%的陸地面積，10.6%的人口，創(chuàng)造了中國22.1%的GDP、24.5%的財政收入、60%的外商投資和28.5%的進出口總額。,.,22,缺口巨大：2010年前，中國本土提供的產(chǎn)出不到其需求的25,1.7.7中國半導體的需求與產(chǎn)出間的缺口巨大,Unit:USDBillionSource:CCIDConsulting,.,23,1.7.8我國微電子進出口預測,“十一五”期間，微電子進口額將以15%以上的年均增長率增長，預計到2010年我國每年進口微電子金額將超過900億美元，微電子貿(mào)易逆差將會繼續(xù)擴大。,.,24,1.7.92005年我國集成電路市場產(chǎn)品構成,集成電路市場按整機應用劃分，可分為計算機類、消費類、通信類等不同類別。這三類占了整個市場的78%。,.,25,1.8微電子產(chǎn)業(yè)鏈概念,整機系統(tǒng)提出應用需求,集成電路設計,計算機與網(wǎng)絡、通信（有線、無線、光通信、衛(wèi)星通信）數(shù)字音視頻（電視機、視盤機DVD、MP3播放器、音響）IC卡（身份認證）與電子標簽、汽車電子、生物電子、工業(yè)自動化,EDA工具、服務器、個人計算機(PC)、工程技術人員,集成電路制造,廠房、動力、材料（硅片、化合物半導體材料）、專用設備、儀器（光刻機、刻蝕機、注入機）,.,26,集成電路封裝,集成電路測試,劃片機、粘片機、鍵合機、包封機、切筋打彎機、芯片、塑封料、引線框架、金絲,測試設備、測試程序、測試夾具、測試探針卡、測試、分選、包裝,集成電路應用,電腦及網(wǎng)絡、通信及終端（手機）、電視機、DVD、數(shù)碼相機、其他,.,27,1.8.1芯片制造加工能力情況,2009年底，國內(nèi)擁有微電子芯片生產(chǎn)線12英寸生產(chǎn)線2條8英寸生產(chǎn)線16條6英寸8條5英寸生產(chǎn)線8條4英寸生產(chǎn)線15條國內(nèi)芯片制造行業(yè)的總投片能力已經(jīng)達到68.5萬片/月12英寸1.5萬片/月8英寸38萬片/月6英寸18萬片/月5英寸11萬片/月,.,28,1.8.2ASIC設計技術發(fā)展趨勢,.,29,1.8.3封裝、測試企業(yè)概況,目前國內(nèi)封裝測試企業(yè)已經(jīng)達到110余家。其中年封裝量超過1億塊的企業(yè)已經(jīng)超過20家。2007年國內(nèi)微電子總封裝能力已經(jīng)達到250億塊。2007年封裝業(yè)的銷售額344.9億元。封裝形式，DIP、SOP、QFP等都已經(jīng)大批量生產(chǎn)，PGA、BGA、MCM等新型封裝形式已開始形成規(guī)模生產(chǎn)能力。,.,30,IC設計:書的寫作IC制造:書的印刷IC封裝:書的裝訂,1.8.4產(chǎn)業(yè)環(huán)節(jié)之間的關系：,.,31,1.9描述ASIC工藝技術水平的幾個技術指標集成度（IntegrationLevel）是以一個IC芯片所包含的元件(晶體管或門/數(shù))來衡量。隨著集成度的提高，使IC及使用IC的電子設備的功能增強、速度和可靠性提高、功耗降低、體積和重量減小、產(chǎn)品成本下降，從而提高了性能/價格比，不斷擴大其應用領域，因此集成度是IC技術進步的標志。為了提高集成度采取了增大芯片面積、縮小器件特征尺寸、改進電路及結構設計等措施。為節(jié)省芯片面積普遍采用了多層布線結構，現(xiàn)已達到9層布線晶片集成(WaferScaleIntegration-WSI)和三維集成技術也正在研究開發(fā)。自IC問世以來，集成度不斷提高，現(xiàn)正邁向特大規(guī)模集成(GigaScaleIntegration-GSl)。從電子系統(tǒng)的角度來看，集成度的提高使IC進入系統(tǒng)集成或片上系統(tǒng)(SoC)的時代。,.,32,特征尺寸(FeatureSize)特征尺寸定義為器件中最小線條寬度(對MOS器件而言，通常指器件柵電極所決定的溝道幾何長度)，也可定義為最小線條寬度與線條間距之和的一半。減小特征尺寸是提高集成度、改進器件性能的關鍵。特征尺寸的減小主要取決于光刻技術的改進。芯片面積(ChipArea)隨著集成度的提高，每芯片所包含的晶體管數(shù)不斷增多，平均芯片面積也隨之增大。芯片面積的增大也帶來一系列新的問題。如大芯片封裝技術、成品率以及由于每個大圓片所含芯片數(shù)減少而引起的生產(chǎn)效率降低等。但后一問題可通過增大晶片直徑來解決。,.,33,晶片直徑(WaferDiameter)為了提高集成度，可適當增大芯片面積然而，芯片面積的增大導致每個圓片內(nèi)包含的芯片數(shù)減少，從而使生產(chǎn)效率降低，成本高。采用更大直徑的晶片可解決這一問題。封裝(Package)ASIC的封裝最初采用插孔封裝(THP)形式。為適應電子設備高密度組裝的要求，表面安裝封裝(SMP)技術迅速發(fā)展起來。在電子設備中使用SMP的優(yōu)點是能節(jié)省空間、改進性能和降低成本，因SMP不僅體積小而且可安裝在印制電路板的兩面，使電路板的費用降低60，并使性能得到改進。,.,34,1.10集成電路的發(fā)展歷程1947年12月Bell實驗室肖克萊、巴丁、布拉頓發(fā)明了第一只點接觸金鍺晶體管，1950年肖克萊、斯帕克斯、迪爾發(fā)明單晶鍺NPN結型晶體管。52年5月英國皇家研究所的達默提出集成電路的設想。58年德克薩斯儀器公司基爾比為首的小組研制出第一塊由12個器件組成的相移振蕩和觸發(fā)器集成電路。這就是世界上最早的集成電路，也就是現(xiàn)代集成電路的雛形或先驅(qū)。,.,35,集成電路的發(fā)展除了物理原理外還得益于許多新工藝的發(fā)明：50年美國人奧爾和肖克萊發(fā)明的離子注入工藝；56年美國人富勒發(fā)明的擴散工藝；60年盧爾和克里斯坦森發(fā)明的外延生長工藝；60年kang和Atalla研制出第一個硅MOS管；70年斯皮勒和卡斯特蘭尼發(fā)明的光刻工藝等等，使晶體管從點接觸結構向平面結構過渡并給集成電路工藝提供了基本的技術支持。因此，從70年代開始，第一代集成電路才開始發(fā)展并迅速成熟。此后40多年來，IC經(jīng)歷了從SSI(SmallScalentegreted)-MSI-LSI-VLSI-ULSI的發(fā)展歷程?，F(xiàn)在的IC工藝已經(jīng)接近半導體器件的極限工藝。以CMOS數(shù)字IC為例，在不同發(fā)展階段的特征參數(shù)見表11。,.,36,.,37,1.11集成電路的分類可以按器件結構類型、集成電路規(guī)模、使用基片材料、電路功能以及應用領域等方法劃分。雙極型TTLECLNMOS單片ICMOS型PMOSCMOSBiCMOS按結構分類BiMOSBiCMOS混合IC厚膜混合IC薄膜混合IC,.,38,按規(guī)模分類SSI/MSI/LSI/VLSI/ULSI/GSI組合邏輯電路數(shù)字電路時序邏輯電路按功能分類模擬電路線性電路非線性電路數(shù)?；旌想娐?.,39,1.12的工藝與主流制造技術,1.12.1CMOSASIC基本制造工藝,CMOS工藝技術是當代VLSI工藝的主流工藝技術，它是在PMOS與NMOS工藝基礎上發(fā)展起來的。其特點是將NMOS器件與PMOS器件同時制作在同一硅襯底上。CMOS工藝技術一般可分為三類，即(a)P阱CMOS工藝(b)N阱CMOS工藝(c)雙阱CMOS工藝,.,40,(a)P阱CMOS工藝,P阱CMOS工藝以N型單晶硅為襯底，在其上制作P阱。NMOS管做在P阱內(nèi)，PMOS管做在N型襯底上。P阱工藝包括用離子注入或擴散的方法在N型襯底中摻進濃度足以中和N型襯底并使其呈P型特性的P型雜質(zhì)，以保證P溝道器件的正常特性。,P阱雜質(zhì)濃度的典型值要比N型襯底中的高510倍才能保證器件性能。然而P阱的過度摻雜會對N溝道晶體管產(chǎn)生有害的影響，如提高了背柵偏置的靈敏度，增加了源極和漏極對P阱的電容等。,.,41,電連接時，P阱接最負電位，N襯底接最正電位，通過反向偏置的PN結實現(xiàn)PMOS器件和NMOS器件之間的相互隔離。P阱CMOS芯片剖面示意圖見下圖。,(a)P阱CMOS工藝,.,42,N溝道硅柵MOSFET剖面圖：,.,43,(b)N阱CMOS工藝,N阱CMOS正好和P阱CMOS工藝相反，它是在P型襯底上形成N阱。因為N溝道器件是在P型襯底上制成的，這種方法與標準的N溝道MOS(NMOS)的工藝是兼容的。在這種情況下，N阱中和了P型襯底，P溝道晶體管會受到過渡摻雜的影響。,早期的CMOS工藝的N阱工藝和P阱工藝兩者并存發(fā)展。但由于N阱CMOS中NMOS管直接在P型硅襯底上制作，有利于發(fā)揮NMOS器件高速的特點，因此成為常用工藝。,.,44,(b)N阱CMOS工藝,N阱CMOS芯片剖面示意圖見下圖,.,45,(c)雙阱CMOS工藝,隨著工藝的不斷進步，集成電路的線條尺寸不斷縮小，傳統(tǒng)的單阱工藝有時已不滿足要求，雙阱工藝應運而生。,通常雙阱CMOS工藝采用的原始材料是在N+或P+襯底上外延一層輕摻雜的外延層，然后用離子注入的方法同時制作N阱和P阱。,使用雙阱工藝不但可以提高器件密度，還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。,.,46,(d)SOI/CMOS電路利用絕緣襯底的硅薄膜(SilicononInsulator)制作CMOS電路，能徹底消除體硅CMOS電路中的寄生可控硅結構。能大幅度減小PN結面積，從而減小了電容效應。這樣可以提高芯片的集成度和器件的速度。下圖示出理想的SOI/CMOS結構。SOI結構是針對亞微米CMOS器件提出的，以取代不適應要求的常規(guī)結構和業(yè)已應用的蘭寶石襯底外延硅結構(SOS結構)。SOI結構在高壓集成電路和三維集成電路中也有廣泛應用。,.,47,SOICMOS工藝步驟:生長清潔氧化層厚1m淀積多晶硅層厚500nm激光再結晶刻有源區(qū)島n溝襯底注入p溝襯底注入柵氧化生長柵多晶硅與刻蝕p溝源漏注入n溝源漏注入淀積SiO2刻接觸孔蒸鋁及刻鋁合金鈍化其中清潔氧化、柵氧化、源漏注入較為關鍵。,.,48,1.12.2BiCMOS集成電路的基本制造工藝,BiCMOS工藝技術大致可以分為兩類：分別是以CMOS工藝為基礎的BiCMOS工藝和以雙極工藝為基礎的BiCMOS工藝。一般來說，以CMOS工藝為基礎的BiCMOS工藝對保證CMOS器件的性能比較有利，同樣以雙極工藝為基礎的BiCMOS工藝對提高保證雙極器件的性能有利。,.,49,(a)以P阱CMOS工藝為基礎的BiCMOS工藝,以P阱CMOS工藝為基礎是指在標準的CMOS工藝流程中直接構造雙極晶體管，或者通過添加少量的工藝步驟實現(xiàn)所需的雙極晶體管結構。下圖為通過標準P阱CMOS工藝實現(xiàn)的NPN晶體管的剖面結構示意圖。,.,50,標準P阱CMOS工藝實現(xiàn)的NPN晶體管的剖面結構示意圖,(a)以P阱CMOS工藝為基礎的BiCMOS工藝,.,51,標準P阱CMOS工藝結構特點,(a)以P阱CMOS工藝為基礎的BiCMOS工藝,由于NPN晶體管的基區(qū)在P阱中，所以基區(qū)的厚度太大，使得電流增益變?。患姌O的串聯(lián)電阻很大，影響器件性能；NPN管和PMOS管共襯底，使得NPN管只能接固定電位，從而限制了NPN管的使用。,.,52,(b)以N阱CMOS工藝為基礎的BiCMOS工藝,N阱CMOS-NPN體硅襯底結構剖面圖,.,53,N阱CMOS工藝為基礎的BiCMOS工藝與以P阱CMOS工藝為基礎的BiCMOS工藝相比，優(yōu)點包括：（1）工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了NPN晶體管的性能；（2）制作NPN管的N阱將NPN管與襯底自然隔開，這樣就使得NPN晶體管的各極均可以根據(jù)需要進行電路連接，增加了NPN晶體管應用的靈活性。,(b)以N阱CMOS工藝為基礎的BiCMOS工藝,.,54,它的缺點是：NPN管的集電極串聯(lián)電阻還