修改版DSP原理及應(yīng)用復(fù)習(xí)測(cè)試題

1、DSP 原理及應(yīng)用 復(fù)習(xí)測(cè)試題題型分配方案：填空題（25%），選擇題（15%），判斷題（10%），簡(jiǎn)答分析題（30%），編程與應(yīng)用（20%）第一章 緒論1) 什么是數(shù)字信號(hào)處理器(DSP)？DSP 可以分為哪兩類？(Q1)數(shù)字信號(hào)處理器是一種專門用于實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法的微處理器，通?？煞譃閷Ｓ肈SP和通用DSP兩類。(Q2)用于實(shí)現(xiàn)某些特定數(shù)字信號(hào)處理功能的 DSP 屬于專用DSP。2) DSP 芯片的主要特點(diǎn)有哪些？DSP 從結(jié)構(gòu)上進(jìn)行了優(yōu)化，使其更適合于哪類運(yùn)算，從而可以高速實(shí)現(xiàn)多種不同的數(shù)字信號(hào)處理算法？P1: 理解 DSP 主要特點(diǎn)(Q3)簡(jiǎn)述 DSP 芯片的主要特點(diǎn)(Q4) D

2、SP 芯片具有快速的指令周期，它支持在一個(gè)指令周期內(nèi)完成一次_乘法_和一次_加法_運(yùn)算。(Q5) DSP 芯片采用_流水線_操作，使取指、譯碼、取操作數(shù)和執(zhí)行指令等可以重疊執(zhí)行。3) 掌握什么是哈佛結(jié)構(gòu)、什么是馮諾依曼結(jié)構(gòu)，其區(qū)別是什么？另外，DSP 采用哪種類型？馮諾依曼結(jié)構(gòu)：取指和取操作數(shù)都在同一總線上，通過分時(shí)復(fù)用的方式進(jìn)行。缺點(diǎn)是在高速運(yùn)行時(shí)，不能達(dá)到同時(shí)取指令和取操作數(shù)，從而形成了傳輸過程的瓶頸。哈佛結(jié)構(gòu)：芯片內(nèi)部程序空間和數(shù)據(jù)空間分開，從而允許同時(shí)取指和取操作數(shù)，從而大大提高運(yùn)算能力。一般 DSP 都是采用改進(jìn)型哈佛結(jié)構(gòu)，數(shù)據(jù)總線和地址總線分開且均不止一條F281X 有多少條地址總

3、線、數(shù)據(jù)總線，分別是什么？(Q6) DSP 芯片采用_改進(jìn)的哈佛_總線結(jié)構(gòu)，可同時(shí)完成獲取指令和數(shù)據(jù)讀取操作。(Q7)簡(jiǎn)述下哈佛結(jié)構(gòu)、馮諾依曼結(jié)構(gòu)的特點(diǎn)，并說明兩者的主要區(qū)別。DSP采用的是哪種結(jié)構(gòu)？4) 掌握典型的數(shù)字信號(hào)處理系統(tǒng)框圖。P2，圖 1.2(Q8)請(qǐng)說明一個(gè)典型的數(shù)字信號(hào)處理系統(tǒng)的構(gòu)成，并繪制其原理圖。5) TI 的新型 DSP 芯片根據(jù)其不同應(yīng)用領(lǐng)域可以劃分為哪幾個(gè)系列，每個(gè)系列分別面向哪類應(yīng)用？(Q9) TI 的新型 DSP 芯片按其應(yīng)用領(lǐng)域不同可劃分為面向_控制_應(yīng)用的C2000 系列、面向_消費(fèi)數(shù)字產(chǎn)品_應(yīng)用的 C5000 系列和面向_高性能_應(yīng)用的 C6000資料個(gè)人收

4、集整理，勿做商業(yè)用途系列。6) TMS320 系列采用的軟件開發(fā)平臺(tái)是？(Q10)TMS320 系列 DSP 芯片采用_CCS_集成開發(fā)環(huán)境。7) TMS320F281X 芯片的最小指令周期是多少？最高頻率是多少？它是一種多少位的定點(diǎn)或是浮點(diǎn) DSP? F281X 采用低功耗設(shè)計(jì)，其內(nèi)核電壓為？I/O 端口電壓為？(Q11)TMS320F281XDSP 芯片的最小周期是_6.67ns_，它是_32_位_定點(diǎn)_（浮點(diǎn)或定點(diǎn)）DSP。(Q12)(Q13)TMS320F281X DSP 芯片的最高頻率是_150MHz_。TMS320F281X DSP 采用低功耗設(shè)計(jì)，其內(nèi)核電壓_1.8/1.9v_，

5、I/O 端口電壓_3.3v_。6.67ns, 150MHz，32 位定點(diǎn)，1.8/1.9V，3.3V8) DSP 是否適合于過程控制系統(tǒng)？不適合(Q14)DSP 芯片_不適合_過程控制系統(tǒng)。9) 事件管理器是一個(gè)專門用于什么功能的外設(shè)模塊？(Q15)事件管理器是一個(gè)專門用于_電機(jī)控制_的外設(shè)模塊。10) TMS320F281X DSP 芯片有哪些外部接口？各自的主要應(yīng)用是什么？P9，圖 1.4(Q16)簡(jiǎn)述 F281X 的外部接口及其主要應(yīng)用11) 掌握基于 TMS320F2812 的永磁同步電機(jī)控制系統(tǒng)的構(gòu)成與分析。P13-14，1.4.3(Q17)在基于 TMS320F2812 的永磁同步

6、電機(jī)控制系統(tǒng)中，電機(jī)的相電流通過_ADC _接口輸入 DSP，其轉(zhuǎn)速通過_QEP電路_進(jìn)行檢測(cè)，而電機(jī)三相逆變器由_PWM_信號(hào)控制。第二章 系統(tǒng)控制及中斷1) 理解 F281x 的內(nèi)部時(shí)鐘和復(fù)位電路框圖圖 2.1(Q1) CPU 輸出的時(shí)鐘信號(hào)為_SYSCLKOUT_，它可以作為片內(nèi)外設(shè)模塊的時(shí)鐘源。2) DSP 的時(shí)鐘產(chǎn)生模塊由哪些部分構(gòu)成？(Q2) DSP 的時(shí)鐘產(chǎn)生模塊由_片內(nèi)振蕩器_和_鎖相環(huán)電路_組成。3) 理解 DSP 芯片中鎖相環(huán)電路的作用。(Q3)簡(jiǎn)述下 DSP 芯片中鎖相環(huán)電路的作用為CPU提供穩(wěn)定、高質(zhì)量的時(shí)鐘信號(hào)4) 時(shí)鐘發(fā)生器的外部參考時(shí)鐘輸入有哪兩種配置方案？(Q4

7、)時(shí)鐘發(fā)生器需要外部硬件電路提供一個(gè)參考時(shí)鐘輸入，有兩種配置方案，分別是使用_片內(nèi)振蕩器_和使用_外部時(shí)鐘源_。5) 掌握鎖相環(huán)的配置模式及各模式下時(shí)鐘輸出的計(jì)算。(Q5)鎖相環(huán)(PLL)共有三種配置模式，分別為_禁止PLL_、_旁路PLL_、_使能PLL_。資料個(gè)人收集整理，勿做商業(yè)用途(Q6)假定參考時(shí)鐘輸入為 XCLKIN，PLLCR 寄存器 4 位倍頻系數(shù)數(shù)值設(shè)置為n，則在 PLL 被使能的情況下，CPU 的時(shí)鐘信號(hào)為_（XCLKIN*n）/2_。6) 理解并會(huì)配置鎖相環(huán)控制寄存器 PLLCR。P18，例 2.1(Q7)設(shè)外部時(shí)鐘為 30MHz,若設(shè)定 CPU 時(shí)鐘頻率為 150MHz

8、,請(qǐng)補(bǔ)充下述PLLCR 寄存器初始化的代碼void main(void)unsigned int PLL_coe= 0x0A_;InitPLL(PLL_coe);/設(shè)置 PLL 的倍頻系數(shù)voidInitPLL(unsigned int coe)_EALLOW _; /保護(hù)機(jī)制SysCtrlRegs._PLLCR.bit.DIV=coe_;_EDIS_; /保護(hù)機(jī)制7) 了解 DSP 功耗與 CPU 時(shí)鐘頻率間的關(guān)聯(lián)關(guān)系。隨著時(shí)鐘頻率的提高，DSP 芯片的功耗隨之增大。在滿足系統(tǒng)對(duì) DSP 運(yùn)算能力要求的前提下，宜選取較低的時(shí)鐘頻率。(Q8)隨著時(shí)鐘頻率的提高，DSP 芯片的功耗_增大_。(Q

9、9)在滿足系統(tǒng)對(duì) DSP 運(yùn)算能力要求的前提下，宜選取較高時(shí)鐘頻率。( )(Q10)DSP 工作在 135MHz 和 150MHz 的情況下，頻率為_135MHz_的功耗較低。8) 片內(nèi)外設(shè)模塊的時(shí)鐘可以分為哪三類？低速外設(shè)時(shí)鐘信號(hào)，LSPCLK，主要用于 SCI-A/B，SPI，McBSP 等串行接口外設(shè)；高速外設(shè)時(shí)鐘信號(hào)，HSPCLK，主要用于 EV-A/B，A/D 轉(zhuǎn)換器等并行接口外設(shè)；CPU 時(shí)鐘，SYSCLKOUT，主要用于 eCAN 等外設(shè)模塊(Q11)時(shí)鐘模塊為片內(nèi)外設(shè)模塊提供了三種時(shí)鐘信號(hào)，分別是_低速外設(shè)時(shí)鐘信號(hào)_、_高速外設(shè)時(shí)鐘信號(hào)_資料個(gè)人收集整理，勿做商業(yè)用途和_CPU

10、時(shí)鐘_。(Q12)事件管理器采用_高速外設(shè)時(shí)鐘信號(hào)_時(shí)鐘信號(hào)。9) 理解并會(huì)配置高速/低速外設(shè)時(shí)鐘寄存器。P20，例 2.2(Q13)將高速和低速外設(shè)時(shí)鐘均設(shè)為復(fù)位后的默認(rèn)值，并啟動(dòng) AD 模塊、事件管理器模塊的時(shí)鐘。void InitPeripheralClocks(void)_EALLOW_; 保護(hù)機(jī)制SysCtrlRegs.HISPCP.all=0x0001_; /高速時(shí)鐘SysCtrlRegs.LOSPCP.all=0x0002_; /低速時(shí)鐘/啟動(dòng)外設(shè)模塊SysCtrlRegs.PCLKCR.bit.EVAENCLK=1_; /EV-A資料個(gè)人收集整理，勿做商業(yè)用途SysCtrlRe

11、gs. PCLKCR.bit.EVBENCLK=1_; /EV-B資料個(gè)人收集整理，勿做商業(yè)用途SysCtrlRegs.PCLKCR.bit.SCIAENCLK=0_; /SCI-A資料個(gè)人收集整理，勿做商業(yè)用途SysCtrlRegs. PCLKCR.bit.SCIBENCLK=0_; /SCI-B資料個(gè)人收集整理，勿做商業(yè)用途SysCtrlRegs. PCLKCR.bitMCBSPENCLK=0._; /MCBSP資料個(gè)人收集整理，勿做商業(yè)用途SysCtrlRegs. PCLKCR.bit.SPIENCLK=0_; /SPI資料個(gè)人收集整理，勿做商業(yè)用途SysCtrlRegs. PCLKCR

12、.bit.ECANENCLK=0_; /ECAN資料個(gè)人收集整理，勿做商業(yè)用途SysCtrlRegs. PCLKCR.bit.ADCENCLK=1_; /ADC資料個(gè)人收集整理，勿做商業(yè)用途_EDIS_; 保護(hù)機(jī)制10) 理解并會(huì)配置外設(shè)時(shí)鐘控制寄存器 PCLKCR。P19. 當(dāng) DSP 復(fù)位時(shí)，所有外設(shè)時(shí)鐘被禁止，此時(shí) PCLKCR 為0,用戶在 DSP 初始化時(shí)應(yīng)對(duì) PCLKCR 進(jìn)行配置。且應(yīng)有選擇性地使能所需的外設(shè)模塊，屏蔽未使用的外設(shè)模塊，以便降低 DSP 芯片的功耗。(Q14)(Q15)當(dāng) DSP 復(fù)位時(shí)，所有外設(shè)時(shí)鐘被禁止，此時(shí) PCLKCR 為_0_。用戶在 DSP 初始化時(shí)，

13、通過_ 配置PCLKCR寄存器 _來有選擇性地使能所需的外設(shè)模塊。資料個(gè)人收集整理，勿做商業(yè)用途11) 了解 F281x 的3種低功耗模式。F281x 共有幾種工作模式？(Q16)(Q17)F281x 具有_IDLE _、_HALT _、_STANDBY_三種低功耗工作模式。資料個(gè)人收集整理，勿做商業(yè)用途F281x 共有_4_種工作模式。12) 理解看門狗模塊的作用。a)b)監(jiān)視系統(tǒng)軟件和硬件的運(yùn)行，按照用戶設(shè)定的時(shí)間間隔產(chǎn)生中斷或復(fù)位系統(tǒng)，提高系統(tǒng)的抗干擾能力低功耗喚醒定時(shí)器。在低功耗模式下，看門狗中斷信號(hào)可以用于將 CPU 從 IDLE 或STANDBY 模式下喚醒(Q18)簡(jiǎn)述下 DSP

14、 系統(tǒng)中看門狗模塊的作用。13) 掌握看門狗模塊的工作原理。原理如下：當(dāng) 8 位的看門狗計(jì)數(shù)器進(jìn)行加計(jì)數(shù)到最大值（0xFF）時(shí)，用戶可選擇看門狗模塊通過/WDRST 輸出一個(gè)低電平脈沖（脈沖寬度 512 個(gè)振蕩器周期）來復(fù)位 CPU，或通過/WDINT來產(chǎn)生一個(gè)外設(shè)中斷事件。在系統(tǒng)正常工作時(shí)，為避免看門狗模塊產(chǎn)生不希望的脈沖信號(hào)，需要用戶屏蔽看門狗模塊或軟件周期性向看門狗復(fù)位寄存器 WDKEY 寫入序列0x55+0xAA 來為看門狗計(jì)數(shù)器清零。(Q19)(Q20)簡(jiǎn)述下 DSP 系統(tǒng)中看門狗模塊的工作原理。當(dāng) DSP 系統(tǒng)運(yùn)行正常時(shí)，運(yùn)行程序需要周期性向看門狗復(fù)位寄存器WDKEY 寫入_序列0

15、x55+0xAA_來使看門狗計(jì)數(shù)器清零。14) 掌握看門狗寄存器 SCSR，WDCNTR，WDKEY，WDCR 的配置方法。例題 2.3，2.4(Q21)(Q22)假設(shè)例 2.3、2.415) TMS320F281X 中含有多少個(gè) 32 位的通用定時(shí)器？其中定時(shí)器 1、2 為 CPU級(jí)中斷，定時(shí)器 0 為？(Q23)(Q24)(Q25)TMS320F281X 中含有_3_個(gè) 32 位的通用定時(shí)器。利用 CPU 定時(shí)器產(chǎn)生的定時(shí)_中斷_，可以觸發(fā)周期性事件。三個(gè) CPU 定時(shí)器的中斷中，定時(shí)器 1 和 2 為_CPU_級(jí)中斷，定時(shí)器 0為_外設(shè)_級(jí)中斷。16) 理解 CPU 定時(shí)器的工作原理。(

16、Q26)簡(jiǎn)述下 CPU 定時(shí)器的工作原理。P2617) 掌握常用的定時(shí)器的配置與控制寄存器的設(shè)置方法。理解并掌握例 2.5(Q27)例 2.5。 P2818) 熟悉主要的 GPIO 寄存器及其應(yīng)用。F281X 芯片提供了 56 個(gè)通用 I/O 引腳(GPIO)，它們可以有數(shù)字 I/O 和外設(shè) I/O 兩種工作模式，其工作模式的選擇如何設(shè)置？當(dāng)配置為數(shù)字 I/O 模式時(shí)，可以通過什么寄存器配置其為輸入或輸出？可以通過什么寄存器量化其輸入信號(hào)消除不希望的噪聲？P2933.如果引腳被配置為數(shù)字 I/O 且為輸出模式，則可以通過寄存器 GPxSET 將 I/O 引資料個(gè)人收集整理，勿做商業(yè)用途腳置 1

17、（高電平），寄存器 GPxCLEAR 將 I/O 置 0（低電平），寄存器 GPxTOGGLE 將 I/O資料個(gè)人收集整理，勿做商業(yè)用途狀態(tài)在 0 與 1 間切換。寄存器 GPxDATA 可直接設(shè)定 I/O 引腳的狀態(tài)。(Q28)F281X 芯片提供了 56 個(gè)通用 I/O 引腳(GPIO)，它們可以有_數(shù)字I/O_和_外設(shè) I/O_資料個(gè)人收集整理，勿做商業(yè)用途兩種工作模式,兩種工作模式通過寄存器_GPxMUX_來配置。(Q29)當(dāng) I/O 引腳工作在數(shù)字 I/O 模式下時(shí)，可通過寄存器_GPxDIR_設(shè)置其輸入輸出方向?？梢酝ㄟ^_GPxQUAL_寄存器來量化 IO 口輸入信號(hào)從而消除不希望

18、的噪聲。(Q30)如果 I/O 引腳被配置為數(shù)字 I/O 且為輸出模式，則可以通過寄存器_GPxSET_將 I/O 引腳置 1（高電平），寄存器_GPxCLEAR_可以將 I/O 置 0（低電平），寄存器_GPxTOGGLE_可以將 I/O 狀態(tài)在 0 與 1 間切換。寄存器_GPxDATA_可直接設(shè)定I/O 引腳的狀態(tài)。資料個(gè)人收集整理，勿做商業(yè)用途19) F281x 的中斷系統(tǒng)可分為哪三種中斷級(jí)別？(Q31)(Q32)(Q33)F281X 的 CPU 只支持一個(gè)不可屏蔽中斷 NMI 和 16 個(gè)可屏蔽的CPU級(jí)中斷請(qǐng)求。F281X 的中斷系統(tǒng)可分為_外設(shè)級(jí)_、_PIE級(jí)_、_CPU級(jí)_三種

19、中斷級(jí)別。PIE 模塊中的每個(gè)中斷都可以獨(dú)立地屏蔽或使能。( )20) 理解 DSP 中中斷響應(yīng)處理流程。P36，圖 2.12(Q34)當(dāng)外設(shè)中斷向 PIE 控制器發(fā)出中斷請(qǐng)求后，外設(shè)的中斷標(biāo)志可以自動(dòng)清除。( )(Q35)外設(shè)的中斷標(biāo)志通常在_用戶軟件_中清除，以便其能夠響應(yīng)后續(xù)的中斷請(qǐng)求。(Q36)PIE 模塊將_8_個(gè)外設(shè)或外部中斷分為一組，每組復(fù)用一個(gè)_CPU_中斷。(Q37)(Q38)PIE 模塊共有_12_個(gè) CPU 級(jí)中斷。一旦外設(shè)中斷請(qǐng)求被 PIE 控制器響應(yīng)，相應(yīng)的 PIE_中斷標(biāo)志位_ PIEIFRx.y置 1。(Q39)CPU 響應(yīng)中斷時(shí)，它會(huì)清零_IFR_和_IER_的

20、相應(yīng)位，置位_INTM_禁止全局中斷，刷新流水線并保存返回地址，執(zhí)行_自動(dòng)現(xiàn)場(chǎng)保護(hù)_。(Q40)PIE 為 每 個(gè) 中 斷 源 分 配 有 一 個(gè) _32位_ 的 中 斷 向 量 ， 要 執(zhí) 行 的資料個(gè)人收集整理，勿做商業(yè)用途_中斷服務(wù)程序地址_直接取自 PIE 中斷向量表。21) 中斷向量表是什么？它是用于存儲(chǔ)每個(gè)中斷服務(wù)程序 ISR 的入口地址（中斷向量）。(Q41)(Q42)中斷向量表用于存儲(chǔ)每個(gè)中斷服務(wù)程序 ISR 的_入口地址_。所有中斷向量都是受 EALLOW 機(jī)制保護(hù)的。（）22) 理解中斷響應(yīng)過程。(Q43)(Q44)簡(jiǎn)述外設(shè)中斷向 CPU 申請(qǐng)中斷的處理流程。P38如果 I

21、NT1.1 和 INT8.1 兩個(gè)中斷請(qǐng)求由 PIE 模塊同時(shí)送至 CPU，那么 CPU 首先處理_INT1.1_。P3923) 理解掌握定時(shí)器 0 中斷案例(Q45)2.4.5 定時(shí)器 0 中斷案例第三章 存儲(chǔ)器及外部接口1) 掌握 F281x 的主要存儲(chǔ)器接口a)包括三組地址總線：程序地址總線，數(shù)據(jù)讀地址總線，數(shù)據(jù)寫地址總線三組數(shù)據(jù)總線：程序讀數(shù)據(jù)總線，數(shù)據(jù)讀數(shù)據(jù)總線，數(shù)據(jù)/程序?qū)憯?shù)據(jù)總線b)c)應(yīng)用不同總線實(shí)現(xiàn)的數(shù)據(jù)傳輸是可以并行處理的存儲(chǔ)器接口支持一個(gè)時(shí)鐘周期內(nèi) CPU 對(duì)存儲(chǔ)器或外設(shè)寄存器執(zhí)行多達(dá) 3 次的讀寫操作，大大提高 CPU 和存儲(chǔ)器間數(shù)據(jù)傳輸?shù)耐掏履芰?Q1) CPU 訪問

22、片內(nèi)存儲(chǔ)器、片內(nèi)外設(shè)寄存器和擴(kuò)展外設(shè)等是通過_存儲(chǔ)器接口_實(shí)現(xiàn)。(Q2) TMS320F281X 系列 DSP 采用增強(qiáng)型哈佛總線結(jié)構(gòu)，能夠_并行_訪問地址和數(shù)據(jù)存儲(chǔ)空間。采用_統(tǒng)一_尋址方式。(Q3)存儲(chǔ)器接口共包括_程序地址總線，數(shù)據(jù)讀地址總線，數(shù)據(jù)寫地址總線_三條地址總線， 程序讀數(shù)據(jù)總線，數(shù)據(jù)讀數(shù)據(jù)總線，數(shù)據(jù)/程序?qū)憯?shù)據(jù)總線三條數(shù)據(jù)總線。(Q4) TMS320F281X 中程序空間的讀寫操作可以同時(shí)進(jìn)行。（）(Q5)程序/數(shù)據(jù)空間的寫操作共用_數(shù)據(jù)總線DWDB_，兩個(gè)操作不能同時(shí)進(jìn)行。(Q6)應(yīng)用不同總線實(shí)現(xiàn)的數(shù)據(jù)傳輸是可以并行處理的。（）(Q7) TMS320F281X 存儲(chǔ)器接口支

23、持一個(gè)時(shí)鐘周期內(nèi) CPU 對(duì)存儲(chǔ)器或外設(shè)寄存器執(zhí)行多達(dá)_3_次的讀寫操作。(Q8) TMS320F281x 系列 DSP 能并行實(shí)現(xiàn)從程序空間讀_、_從數(shù)據(jù)空間讀_、_向數(shù)據(jù)空間寫_三種操作。資料個(gè)人收集整理，勿做商業(yè)用途2) F281X 的地址空間以字(16 位)為基本單位。F281X 的絕大多數(shù)指令是通過 32位格式從程序存儲(chǔ)空間獲得，經(jīng)過分配后執(zhí)行。當(dāng)用戶代碼存放到程序空間時(shí)，必須分配到偶數(shù)地址空間（鏈接命令文件）(Q9) F281x 的地址空間以_字_作為基本單位。(Q10)當(dāng) CPU 采用 32 位格式訪問 DSP 片內(nèi)存儲(chǔ)器或外設(shè)寄存器時(shí)，分配的地址必須是偶地址_。(Q11)F28

24、1X 的絕大多數(shù)指令是通過 32 位格式從程序存儲(chǔ)空間獲得，經(jīng)過分配后執(zhí)行。當(dāng)用戶代碼存放到程序空間時(shí)，必須分配到偶數(shù)地址空間，這可以通過編寫_鏈接命令_文件來設(shè)置。3) 理解存儲(chǔ)器的映射和主要存儲(chǔ)單元a)b)c)d)e)f)片內(nèi)靜態(tài) RAM 容量為 18KW，分配至 M0，M1，L0，L1，H0 五塊存儲(chǔ)空間。片內(nèi)RAM 均為單周期訪問 RAM，CPU 對(duì)這些存儲(chǔ)空間進(jìn)行讀寫訪問時(shí)可以全速運(yùn)行，無(wú)須插入等待狀態(tài)。F281X 片內(nèi) Flash 為 128KW，其操作按扇區(qū)進(jìn)行。片內(nèi)引導(dǎo) ROM，主要作用是 DSP 的上電自動(dòng)引導(dǎo)功能。代碼安全模塊 CSM是由用戶編程寫入片內(nèi) Flash存儲(chǔ)單元

25、 3F7FF8 H3F7FFF H中，共 128 個(gè)二進(jìn)制位的密碼?？梢越刮唇?jīng)授權(quán)的用戶訪問片內(nèi)存儲(chǔ)器，防止用戶代碼和數(shù)據(jù)被非法復(fù)制或修改，它可以保護(hù)的片內(nèi)存儲(chǔ)器包括：Flash, OTP,L0,L1.每個(gè)中斷向量是一個(gè)中斷服務(wù)程序（ISR）的入口地址。寄存器：除 CPU 寄存器外，其他寄存器均為存儲(chǔ)器映射空間，即映射至存儲(chǔ)器地址空間。F821X 的片內(nèi)數(shù)據(jù)存儲(chǔ)空間中映射了三個(gè)外設(shè)寄存器空間，PF0、PF1、PF2。部分 F281X 的外設(shè)寄存器通過 EALLOW 保護(hù)機(jī)制來防止用戶程序中代碼或指針意外地改變這些寄存器的值。g)存儲(chǔ)空間的訪問速度：對(duì) Flash 和 OTP 的訪問需要根據(jù)

26、CPU 時(shí)鐘頻率設(shè)置所需等待狀態(tài)；對(duì)通過外部接口（XINTF）擴(kuò)展的外設(shè)芯片，需配置等待狀態(tài)和讀寫時(shí)序。(Q12)F281x 芯片內(nèi)部的靜態(tài) RAM 容量為_18KW_，這些片內(nèi) RAM 被分配至_M0_、_M1_、_L0_、_L1_、_H0_5 塊存儲(chǔ)空間。(Q13)(Q14)(Q15)(Q16)CPU 在對(duì)內(nèi)部靜態(tài) RAM 進(jìn)行訪問時(shí)需要插入等待狀態(tài)。（）F281X 片內(nèi) Flash 為_128_KW，其操作按_扇區(qū)_進(jìn)行。片內(nèi)引導(dǎo) ROM 的主要作用是實(shí)現(xiàn)DSP的上電自動(dòng)引導(dǎo)功能_。代碼安全模塊 CSM 是由用戶編程寫入片內(nèi) Flash 存儲(chǔ)單元 3F7FF8H3F7FFF H 中，共

27、128 個(gè)二進(jìn)制位的_密碼_。(Q17)(Q18)(Q19)CSM 可以保護(hù)的片內(nèi)存儲(chǔ)器包括_Flash_、_OTP _、_L0 _、_L1_。每個(gè)中斷向量是一個(gè)中斷服務(wù)程序（ISR）的_入口地址_。F821X 的片內(nèi)數(shù)據(jù)存儲(chǔ)空間中映射了三個(gè)外設(shè)寄存器空間_PF0_、_PF1_、_PF2_。(Q20)F281X 的部分外設(shè)寄存器通過_EALLOW_保護(hù)機(jī)制來防止用戶程序中代碼或指針意外地改變這些寄存器的值。(Q21)對(duì) Flash 和 OTP 的存儲(chǔ)器訪問需要根據(jù)_CPU時(shí)鐘頻率_設(shè)置所需的等待狀態(tài)。4) F281X 內(nèi)部處理器支持專門的存儲(chǔ)器流水線操作，使得 Flash 存儲(chǔ)器可以獲得很高的

28、指令執(zhí)行速度。根據(jù) F281X 芯片的時(shí)序要求，對(duì) Flash 存儲(chǔ)器的訪問周期需要大于 36ns。需要根據(jù)選取的 CPU 時(shí)鐘頻率，在讀取 Flash 存儲(chǔ)器時(shí)插入一定數(shù)目的等待狀態(tài)以滿足時(shí)序要求。例：假定 DSP 工作在 150MHz 下，其隨機(jī)訪問的等待狀態(tài)數(shù)應(yīng)設(shè)置為多少？Flash 流水線操作時(shí)采用何種機(jī)制來降低插入等待狀態(tài)對(duì)訪問速度的不利影響？（預(yù)讀）(Q22)根據(jù) F281X 芯片的時(shí)序要求，對(duì) Flash 存儲(chǔ)器的訪問周期需要大于_36ns_。(Q23)需要根據(jù)選取的_CPU 時(shí)鐘頻率_，在讀取 Flash 存儲(chǔ)器時(shí)插入一定數(shù)目的等待狀態(tài)以滿足時(shí)序要求。(Q24)假定 DSP 工

29、作在 150MHz 下，其隨機(jī)訪問的等待狀態(tài)數(shù)應(yīng)設(shè)置為_5_。(Q25)Flash 流水線操作時(shí)采用_預(yù)讀_機(jī)制來降低插入等待狀態(tài)對(duì)訪問速度的不利影響。(Q26)初始化 Flash 寄存器的代碼必須從_RAM_中運(yùn)行。5) 理解 F2812 的外部擴(kuò)展接口 XINTFF2812 的外部接口映射到 5 塊固定存儲(chǔ)空間，當(dāng)訪問外設(shè)接口的這些存儲(chǔ)空間時(shí)，與該存儲(chǔ)空間對(duì)應(yīng)的片選信號(hào)應(yīng)變?yōu)橛行У牡碗娖健INTF 的 5 個(gè)空間共用 3 個(gè)片選引腳空間 2 和空間 6 共享 19 位外部地址總線，對(duì)空間 2 和空間 6 的訪問通過兩個(gè)片選信號(hào)/XZCS2，/XZCS6AND7 區(qū)分，因此可方便用于擴(kuò)展具

30、有不同時(shí)序要求的存儲(chǔ)器和外設(shè)，不需要額外地址譯碼邏輯，簡(jiǎn)化了硬件設(shè)計(jì)。空間 0 和空間 1 適用于擴(kuò)展 I/O 外設(shè)，但兩者共用一個(gè)片選信號(hào)/XZCS0AND1，需要額外的地址譯碼邏輯。僅當(dāng) DSP 芯片工作于微處理器模式時(shí)(XMP/MC=1)，空間 7 才映射至 XINTF，否則內(nèi)部引導(dǎo) ROM 映射到空間 7 對(duì)應(yīng)地址空間(Q27)F2812 的外部接口映射到_5_塊固定存儲(chǔ)空間，當(dāng)訪問外設(shè)接口的這些存儲(chǔ)空間時(shí)，與該存儲(chǔ)空間對(duì)應(yīng)的片選信號(hào)應(yīng)變?yōu)橛行У腳低電平_。(Q28)XINTF 的 5 個(gè)空間共用_3_個(gè)片選引腳。其中，空間_2_單獨(dú)使用片選引腳_/XZCS2_。(Q29)F2812

31、的 XINTF 空間 2 和空間 6 共享_19_位外部地址總線，對(duì)空間2 和空間 6 的訪問通過兩個(gè)片選信號(hào)_/XZCS2，/XZCS6AND7 _區(qū)分。(Q30)F2812 的 XINTF 空間 0 和空間 1 適用于擴(kuò)展 I/O 外設(shè)，兩者共用一個(gè)片選信號(hào)_/XZCS0AND1_，需要額外的_地址譯碼邏輯_。(Q31)僅當(dāng) DSP 芯片工作于_微處理器_模式時(shí)，空間 7 才映射至 XINTF;否則_內(nèi)部引導(dǎo)ROM_映射到空間 7 對(duì)應(yīng)地址空間。6) 掌握 XINTF 的時(shí)鐘配置a)b)對(duì) XINTF 所有擴(kuò)展空間的訪問時(shí)序以 XTIMCLK 時(shí)鐘為單位；對(duì)所有外部接口的訪問是以 XCLK

32、OUT 的上升沿開始(Q32)(Q33)(Q34)(Q35)XINTF 需要使用兩個(gè)時(shí)鐘_ XTIMCLK_和_XCLKOUT_。對(duì) XINTF 所有擴(kuò)展空間的訪問時(shí)序以_ XTIMCLK_時(shí)鐘為單位。對(duì)所有外部接口的訪問是以 XCLKOUT 的_上升沿_開始。配置 XINTF 寄存器的程序可以從 XINTF 擴(kuò)展的存儲(chǔ)器中執(zhí)行。( )7) 掌握訪問外部空間時(shí)的時(shí)序任何 XINTF 空間的讀或?qū)懖僮鲿r(shí)序均可以分為：建立、有效和保持三個(gè)階段。三個(gè)階段插入的等待狀態(tài)數(shù)目可通過 XTIMING 寄存器分別配置?？梢酝ㄟ^置位 X2TIMING 使某個(gè)外部空間的等待狀態(tài)數(shù)目增加一倍。在不使用 XREAD

33、Y 信號(hào)的情況下，總的有效周期等于一個(gè) XTIMCLK 周期加上 XTIMING寄存器中設(shè)置的有效等待周期數(shù)(Q36)任何 XINTF 空間的讀或?qū)懖僮鲿r(shí)序均可以分為建立、有效和保持_三個(gè)階段。三個(gè)階段插入的等待狀態(tài)數(shù)目可通過_XTIMING_寄存器分別配置。(Q37)(Q38)可以通過置位_X2TIMING _使得外部空間的等待狀態(tài)數(shù)目增加一倍。在不使用 XREADY 信號(hào)的情況下，總的有效周期等于一個(gè)_ XTIMCLK_加上_XTIMING_寄存器中設(shè)置的有效等待周期數(shù)。(Q39)有效階段的訪問周期可以小于一個(gè)時(shí)鐘周期。( )8) 理解 XREADY 信號(hào)a)b)XREADY 以硬件方式插

34、入額外等待周期所有 XINTF 空間共用一個(gè) XREADY 信號(hào)，但每個(gè)空間可以通過各自的時(shí)序寄存器XTIMING 獨(dú)立配置為檢測(cè)或忽略 XREADY 信號(hào)(Q40)(Q41)XINTF 擴(kuò)展時(shí)，_ XREADY _引腳可通過硬件方式插入額外等待周期。所有 XINTF 空間共用一個(gè) XREADY 信號(hào)，但每個(gè)空間可以通過各自的時(shí)序寄存器 XTIMING 獨(dú)立配置為檢測(cè)或忽略 XREADY 信號(hào)。( )(Q42)對(duì) XINTF 的讀寫操作至少需要_2_個(gè) XTIMCLK 時(shí)鐘。第七章 事件管理器1) 掌握 F281x 事件管理器的構(gòu)成a)b)事件管理器共有 EVA，EVB 兩個(gè)，采用高速外設(shè)時(shí)鐘

35、作為時(shí)鐘源均由通用定時(shí)器、比較單元與 PWM 產(chǎn)生電路、捕獲單元以及正交編碼脈沖 QEP 電路構(gòu)成(Q1)每個(gè)事件管理器包括_通用定時(shí)器、比較單元 、PWM 產(chǎn)生電路、捕獲單元和正交編碼脈沖 QEP 電路_。 (Q2) F281x 含有_2_個(gè)事件管理器，均采用_高速外設(shè)時(shí)鐘_作為時(shí)鐘源。(Q3)捕獲單元和 QEP 電路的引腳是復(fù)用的。( )2) 掌握通用定時(shí)器的基礎(chǔ)知識(shí)EVA 包含通用定時(shí)器 1、2；EVB 包含通用定時(shí)器 3、4；它們?yōu)?16 位計(jì)數(shù)器；(Q4)定時(shí)器 1、2 屬于事件管理器_A_。事件管理器的通用定時(shí)器為_16_位計(jì)數(shù)器。(Q5)通用定時(shí)器的外部時(shí)鐘輸入允許的頻率不超過

36、CPU 時(shí)鐘的_1/4_。3) 理解并熟悉通用定時(shí)器的控制寄存器 TxCON、全局通用定時(shí)器控制寄存器GPTCONA/B 的配置方法(Q6)例 7.24) 熟悉通用定時(shí)器的比較寄存器與周期寄存器a) 主要寄存器及其作用計(jì)數(shù)寄存器 TxCNT 保存當(dāng)前時(shí)刻定時(shí)器的計(jì)數(shù)值；比較寄存器 TxCMPR 保存定時(shí)器的比較值；周期寄存器 TxPR 保存定時(shí)器的周期值b)c)當(dāng)比較寄存器中存儲(chǔ)的比較值與計(jì)數(shù)寄存器中的計(jì)數(shù)值發(fā)生比較匹配，將產(chǎn)生：根據(jù) GPTCONA/B 設(shè)置模式，對(duì)應(yīng)比較輸出引腳的電平將發(fā)生跳變；相應(yīng)中斷標(biāo)志位置位；如果中斷未被屏蔽，會(huì)產(chǎn)生一個(gè)外設(shè)中斷請(qǐng)求比較寄存器和周期寄存器為帶映射緩沖的

37、寄存器；它們的雙緩沖結(jié)構(gòu)允許用戶程序在一個(gè)定時(shí)周期的任何時(shí)刻更新寄存器數(shù)值，從而可在下一個(gè)定時(shí)器周期改變輸出信號(hào)的周期和脈沖寬度。(Q7)通用定時(shí)器中，_計(jì)數(shù)寄存器 TxCNT_保存當(dāng)前時(shí)刻定時(shí)器的計(jì)數(shù)值，_比較寄存器 TxCMPR_保存定時(shí)器的比較值；_周期寄存器 TxPR_保存定時(shí)器的周期值。資料個(gè)人收集整理，勿做商業(yè)用途(Q8)當(dāng)比較寄存器中存儲(chǔ)的比較值與計(jì)數(shù)寄存器中的計(jì)數(shù)值發(fā)生比較匹配，將產(chǎn)生：（ABC ）A. 比較輸出引腳的電平將發(fā)生跳變；B. 相應(yīng)中斷標(biāo)志位置位；C. 如果中斷未被屏蔽，會(huì)產(chǎn)生一個(gè)外設(shè)中斷請(qǐng)求; D. CPU 響應(yīng)中斷(Q9)比較寄存器和周期寄存器采用_雙緩沖_結(jié)構(gòu)

38、，它允許用戶程序在一個(gè)定時(shí)周期的任何時(shí)刻更新寄存器數(shù)值，從而可在下一個(gè)定時(shí)器周期改變輸出信號(hào)的周期和脈沖寬度。(Q10)當(dāng)禁止相應(yīng)的比較操作時(shí)，比較寄存器新裝載的值可以立即進(jìn)入工作寄存器。（）(Q11)當(dāng)通用定時(shí)器工作在定向增/減計(jì)數(shù)模式時(shí)，由輸入引腳_GPTCONA/B _決定計(jì)數(shù)方向。(Q12)當(dāng)通用定時(shí)器工作在定向增/減計(jì)數(shù)模式時(shí)，如果 TDIRA/B 引腳為高電平時(shí)，采用_遞增_計(jì)數(shù)方式。5) 了解通用定時(shí)器的時(shí)鐘通用定時(shí)器可以采用：(1)內(nèi)部的高速外設(shè)時(shí)鐘;(2)外部的輸入時(shí)鐘，外部時(shí)鐘通過TCLKINA/B 引腳輸入如果采用外部時(shí)鐘，要求時(shí)鐘頻率必須小于等于內(nèi)部 CPU 頻率的 1

39、/4在定向增減計(jì)數(shù)模式下，通用定時(shí)器 2/4 可以與 QEP 電路配合使用；此時(shí) QEP 電路提供時(shí)鐘和方向輸入。(Q13)通用定時(shí)器可以采用內(nèi)部的_高速外設(shè)時(shí)鐘_或外部輸入時(shí)鐘作為時(shí)鐘源，外部時(shí)鐘通過_TCLKINA/B_引腳輸入。如果采用外部時(shí)鐘，要求時(shí)鐘頻率必須小于等于內(nèi)部 CPU 頻率的_ 1/4_。(Q14)在定向增減計(jì)數(shù)模式下，通用定時(shí)器 2/4 可以與 QEP 電路配合使用；此時(shí)_正交編碼脈沖（QEP）電路_提供時(shí)鐘和方向輸入。6) 掌握通用定時(shí)器的中斷每個(gè)通用定時(shí)器可以產(chǎn)生 4 個(gè)中斷：上溢、下溢、比較匹配、周期匹配(Q15)(Q16)每個(gè)通用定時(shí)器可以產(chǎn)生_上溢、下溢、比較匹

40、配、周期匹配_等中斷信號(hào)。當(dāng)通用定時(shí)器的計(jì)數(shù)器值與比較寄存器值相同時(shí)，會(huì)產(chǎn)生定時(shí)器_比較_事件。(Q17)當(dāng)定時(shí)器計(jì)數(shù)器值達(dá)到 0xFFFF 時(shí)，會(huì)產(chǎn)生一個(gè)_上溢_事件。當(dāng)定時(shí)器計(jì)數(shù)器值達(dá)到 0x0000，會(huì)產(chǎn)生一個(gè)_下溢_事件。當(dāng)定時(shí)器的計(jì)數(shù)器值與周期寄存器相同，會(huì)產(chǎn)生_周期_事件。(Q18)定時(shí)器產(chǎn)生下溢中斷的條件是_定時(shí)器計(jì)數(shù)器的值達(dá)到0x0000_。7) 掌握通用定時(shí)器的計(jì)數(shù)操作a)b)c)d)通用定時(shí)器有哪幾種計(jì)數(shù)操作模式？連續(xù)遞增計(jì)數(shù)模式的工作過程；在連續(xù)遞增計(jì)數(shù)模式下，除第一個(gè)計(jì)數(shù)周期外，定時(shí)器的計(jì)數(shù)周期為(TxPR+1)個(gè)定標(biāo)后的時(shí)鐘輸入周期；該計(jì)數(shù)模式下主要用于產(chǎn)生邊沿觸發(fā)或

41、異步 PWM 波形；定向增減計(jì)數(shù)模式的工作過程分析；在定向增/減計(jì)數(shù)模式下，通用定時(shí)器根據(jù)預(yù)定標(biāo)后的時(shí)鐘和計(jì)數(shù)方向輸入引腳(TDIRA/B)進(jìn)行遞增或遞減計(jì)數(shù)；當(dāng)計(jì)數(shù)方向引腳TDIRA/B 電平發(fā)生變化時(shí)，定時(shí)器在當(dāng)前計(jì)數(shù)時(shí)鐘周期結(jié)束后再延遲一個(gè)計(jì)數(shù)時(shí)鐘才會(huì)改變計(jì)數(shù)方向。連續(xù)增/減計(jì)數(shù)模式工作過程分析；在該計(jì)數(shù)模式下，除第一個(gè)周期外，定時(shí)器的計(jì)數(shù)周期為 2TxPR 個(gè)定標(biāo)后的時(shí)鐘周期。用于產(chǎn)生中心對(duì)稱的 PWM 波形。(Q19)(Q20)通用定時(shí)器的計(jì)數(shù)操作模式有：_停止/保持_、_連續(xù)遞增_、_定向增減_、_連續(xù)增/減_等四種。在連續(xù)遞增計(jì)數(shù)模式下，除第一個(gè)計(jì)數(shù)周期外，定時(shí)器的計(jì)數(shù)周期為_(

42、TxPR+1)_個(gè)定標(biāo)后的時(shí)鐘輸入周期。該計(jì)數(shù)模式主要用于產(chǎn)生_邊沿觸發(fā)或異步 _PWM波形。資料個(gè)人收集整理，勿做商業(yè)用途(Q21)(Q22)在連續(xù)遞增計(jì)數(shù)模式下，外部引腳 TDIRA/B 決定計(jì)數(shù)方向。（）當(dāng)計(jì)數(shù)方向引腳 TDIRA/B 電平發(fā)生變化時(shí)，定時(shí)器在當(dāng)前計(jì)數(shù)時(shí)鐘周期結(jié)束后立即改變計(jì)數(shù)方向。（）(Q23)在定向增/減計(jì)數(shù)模式下，通用定時(shí)器根據(jù)預(yù)定標(biāo)后的_時(shí)鐘和計(jì)數(shù)方向輸入引腳(TDIRA/B)_進(jìn)行遞增或遞減計(jì)數(shù)。資料個(gè)人收集整理，勿做商業(yè)用途(Q24)在連續(xù)增/減計(jì)數(shù)模式下，除第一個(gè)周期外，定時(shí)器的計(jì)數(shù)周期為_ 2TxPR _個(gè)定標(biāo)后的時(shí)鐘周期?？捎糜诋a(chǎn)生_中心對(duì)稱的_PWM

43、波形。8) 掌握通用定時(shí)器的比較操作a)b)c)d)e)熟悉比較操作 P192非對(duì)稱波形的產(chǎn)生對(duì)稱波形的產(chǎn)生掌握有效/無(wú)效時(shí)間的計(jì)算如何應(yīng)用通用定時(shí)器產(chǎn)生 PWM 信號(hào)？P196，例 7.1，例 7.2(Q25) %1(Q26)(Q27)(Q28)(Q29)比較匹配后再經(jīng)過兩個(gè) CPU 周期，定時(shí)器的比較中斷標(biāo)志被置位。（）個(gè) CPU 周期 比較匹配后再經(jīng)過一個(gè) CPU 周期，PWM 引腳的輸出電平會(huì)產(chǎn)生_跳變_。連續(xù)遞增計(jì)數(shù)模式下 PWM 輸出（圖 7.7）P193連續(xù)增減計(jì)數(shù)模式下 PWM 輸出（圖 7.8）連續(xù)遞增計(jì)數(shù)模式下，無(wú)效階段時(shí)間等于定標(biāo)后的輸入時(shí)鐘周期乘 以_TxCMPR寄存器

44、的值_。有效階段時(shí)間等于_（TxPR-TxCMPR+1）_個(gè)定標(biāo)后的輸入時(shí)鐘周期。資料個(gè)人收集整理，勿做商業(yè)用途(Q30)連續(xù)增減計(jì)數(shù)模式下，比較寄存器在遞減計(jì)數(shù)和遞增計(jì)數(shù)狀態(tài)下可 以設(shè)置為不同的值。（）(Q31)連續(xù)增減計(jì)數(shù)模式下，有效階段時(shí)間等于_（TxPR-TxCMPRup+TxPR-TxCMPRdn）_個(gè)定標(biāo)后的輸入時(shí)鐘周期。資料個(gè)人收集整理，勿做商業(yè)用途(Q32)對(duì)于連續(xù)遞增計(jì)數(shù)模式，如果 TxCMPR 的值大于 TxPR 的值，則有 效階段時(shí)間為_0_，占空比為_0_。(Q33)算？(Q34)(Q35)(Q36)(Q37)如果選用連續(xù)遞增計(jì)數(shù)模式產(chǎn)生非對(duì)稱波形，定時(shí)器周期如何計(jì)如果

45、選用連續(xù)增減計(jì)數(shù)模式，定時(shí)器周期如何計(jì)算？例 7.1例 7.2利用 EV 的通用定時(shí)器產(chǎn)生非對(duì)稱的 PWM 信號(hào)，已知：f=1KHz，D=40%；OSCCLK=30MHz，鎖相環(huán)倍頻系數(shù)=5，高速外設(shè)時(shí)鐘采用復(fù)位時(shí)默認(rèn)值；通用定時(shí)器時(shí)鐘不分頻，PWM 低電平輸出有效。此時(shí)試計(jì)算確定 TxPR 和 TxCMPR 的數(shù)值。9) 掌握比較單元與 PWM 電路PWM 信號(hào)是指周期和幅值固定、寬度可變的脈沖序列，定長(zhǎng)的周期 T 為 PWM 載波周期，倒數(shù)為載波頻率；PWM 信號(hào)的脈沖寬度與周期的比值為占空比。每個(gè)事件管理器包括三個(gè)全比較單元（EVA:1，2，3;EVB：4,5,6），每個(gè)比較單元控制 2

46、個(gè) PWM 輸出；共可生成 6 路死區(qū)可編程的 PWM 信號(hào)。(Q38)(Q39)PWM 信號(hào)是指周期和幅值固定，_寬度_可變的脈沖序列。PWM 信號(hào)的脈沖寬度與周期的比值為_占空比_。PWM 載波周期的倒數(shù)為_載波頻率_。(Q40)每個(gè)事件管理器包括 _3_個(gè)全比較單元，每個(gè)比較單元可產(chǎn)生_2個(gè)_PWM 輸出。(Q41)(Q42)全比較單元和 PWM 電路共可產(chǎn)生_6_路_死區(qū)_可編程的 PWM 信號(hào)。每個(gè)事件管理器可同時(shí)產(chǎn)生最多_8_路 PWM 輸出。(Q43)利用事件管理器的全比較單元可以產(chǎn)生 3 種 PWM 波形，分別是：_ 、_ 、_。10) 掌握 PWM 波形的產(chǎn)生一個(gè)事件管理器的

47、所有 PWM 輸出通道使用同一個(gè)死區(qū)設(shè)定值(Q44)一個(gè)事件管理器的所有 PWM 輸出通道使用同一個(gè)死區(qū)設(shè)定值。( )11) 掌握捕獲單元基礎(chǔ)知識(shí)a)b)EVA 的捕獲單元為 CAP1/2/3，其每個(gè)捕獲單元可選擇通用定時(shí)器 2/1 作為其時(shí)間基準(zhǔn)，但 CAP1/2 必須選擇同一定時(shí)器；EVB 同每個(gè)捕獲單元有一個(gè) 2 級(jí)深度的 16 位 FIFO 堆棧(Q45)EVA 的捕獲單元為 CAP1/2/3，其捕獲單元 CAP1/2 可以分別選擇定時(shí)器 1、2 作為時(shí)間基準(zhǔn)。( )(Q46)事件管理器的每個(gè)捕獲單元都有一個(gè)_2_級(jí)深度的_16_位 FIFO 堆棧，堆棧由_棧頂_寄存器和_棧底_寄存器

48、組成。12) 捕獲單元的 FIFO 堆棧操作與捕獲單元 FIFO 狀態(tài)寄存器P216，7.4.2.4; 表 7.16例：設(shè) CAP1FIFO 堆棧中已有 2 個(gè)數(shù)據(jù)，產(chǎn)生新的捕獲時(shí)，CAP1FIFO 的值將_丟棄_，CAP1FBOT資料個(gè)人收集整理，勿做商業(yè)用途值將_壓入棧底_，CAPFIFOA9：8=11_。(Q47)設(shè) CAP1FIFO 堆棧中已有 1 個(gè)數(shù)據(jù)，產(chǎn)生新的捕獲時(shí)，CAP1FIFO的值將_，CAP1FBOT 值將_，CAPFIFOA9：8=_10_。(Q48)(Q49)讀取捕獲單元的 FIFO 堆棧時(shí)總是返回堆棧中_。設(shè) CAP2FIFO9:8=11，當(dāng)發(fā)生一次讀取操作時(shí)，CA

49、P1FIFO 的值將_，CAP1FBOT 值將_，CAPFIFOA9：8=_。(Q50)設(shè) CAP2FIFO9:8=10，當(dāng)發(fā)生一次讀取操作時(shí)，CAP1FIFO 的值將_，CAP1FBOT 值將_，CAPFIFOA9：8=_。(Q51)正交編碼脈沖是兩路頻率可變且_正交_的脈沖序列，兩路脈沖相位相差_1/4周期（90）_。(Q52)當(dāng)電機(jī)旋轉(zhuǎn)時(shí)，與電機(jī)同軸安裝的增量式光電編碼器會(huì)輸出兩路正交脈沖，通過檢測(cè)兩路脈沖序列的相位差，可以確定電機(jī)的_旋轉(zhuǎn)方向_；通過檢測(cè)脈沖數(shù)和脈沖頻率，可以測(cè)得電機(jī)軸的_轉(zhuǎn)角_和_轉(zhuǎn)速_。(Q53)(Q54)(Q55)正交編碼脈沖電路對(duì)輸入脈沖的上升沿和下降沿均進(jìn)行計(jì)

50、數(shù)。( )經(jīng)過 QEP 電路后的時(shí)鐘輸出是每路輸入脈沖頻率的_4_倍。正交編碼脈沖電路(QEP)的脈沖信號(hào)頻率必須小于等于內(nèi)部 CPU 時(shí)鐘頻率的 1/4。( )(Q56)設(shè)增量式編碼器的分辨率為 600 線/轉(zhuǎn)，采用事件管理器 A 的 QEP電路與編碼器接口。此時(shí)，編碼器輸出的脈沖經(jīng)過 QEP 電路后每轉(zhuǎn)輸出_2400_個(gè)脈沖。13) 理解事件管理器的中斷操作a)事件管理器的中斷分為 A、B、C 3 組，每個(gè)中斷組均有對(duì)應(yīng)的中斷標(biāo)志寄存器和中斷使能寄存器。例：EVBIMRB 是什么寄存器？EVAIFRC？事件管理器 B 的中斷組 B 的中斷屏蔽寄存器，等b)c)當(dāng)事件管理器有中斷事件發(fā)生時(shí)，中斷標(biāo)志寄存器中相應(yīng)的中斷標(biāo)志位被置