微機(jī)原理總線

1、8.1 概述 8.2 ISA總線 8.3 PCI總線,第八章 總線,8.1 概述,總線是在模塊與模塊之間或者設(shè)備與設(shè)備之間傳送信息的 一組公用信號(hào)線。 總線的特點(diǎn)在于其公用性，某兩個(gè)模塊或設(shè)備之間專用的 信號(hào)線不能稱為總線,總線的基本概念,1970年DEC公司PDP-11小型計(jì)算機(jī)首次采用總線技術(shù)。 總線結(jié)構(gòu)的優(yōu)點(diǎn)： 便于采用模塊化結(jié)構(gòu)設(shè)計(jì)方法，簡(jiǎn)化系統(tǒng)設(shè)計(jì) 標(biāo)準(zhǔn)總線得到各廠商的支持，便于開(kāi)發(fā)相互兼容的硬件板卡和軟件 模塊結(jié)構(gòu)便于系統(tǒng)的擴(kuò)充和升級(jí) 便于故障診斷和維修,總線的基本概念,微型計(jì)算機(jī)自誕生以來(lái)一直采用總線結(jié)構(gòu) 目前在微型計(jì)算機(jī)系統(tǒng)中常把總線作為一個(gè)獨(dú)立的部件看待 微機(jī)系統(tǒng)中的I/O接

2、口本質(zhì)上是I/O設(shè)備與微機(jī)系統(tǒng)總線的接口,總線的基本概念,按總線傳送信息的類別，可以把總線分成控制總線、地址總線和數(shù)據(jù)總線。 總線也包括電源線和地線,總線的基本概念,控制總線 控制總線用來(lái)傳送控制信號(hào)、定時(shí)信號(hào)以及具有控制含義的狀態(tài)信號(hào)。 在總線上，可以控制其他部件的部件稱為總線主控或主設(shè)備，被控部件稱為從控或從設(shè)備。 根據(jù)不同的使用意義，有的控制信號(hào)為雙向，有的為單向，有的為三態(tài)，有的非三態(tài),總線的基本概念,地址總線 地址總線上傳送地址信號(hào)，總線主控用地址信號(hào)指定其需要訪問(wèn)的部件（如外設(shè)、存儲(chǔ)器單元）。 總線主控發(fā)出地址信號(hào)后，總線上的所有部件均感受到該地址信號(hào)，但只有經(jīng)過(guò)譯碼電路選中的部件

3、才接收主控的控制信號(hào)，并與之通信。 地址總線是單向的，即地址信號(hào)只能由總線主控至從控；地址總線也是三態(tài)的，非主控部件不能驅(qū)動(dòng)地址總線。 地址總線的根數(shù)決定總線的尋址能力,總線的基本概念,數(shù)據(jù)總線 數(shù)據(jù)總線上傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向的，數(shù)據(jù)信息可由主控至從控（寫），也可由從控至主控（讀）。 數(shù)據(jù)總線是三態(tài)的，未被地址信號(hào)選中的部件，不驅(qū)動(dòng)數(shù)據(jù)總線（其數(shù)據(jù)引腳為高阻）。 數(shù)據(jù)總線的根數(shù)稱為總線寬度。16位總線，指其數(shù)據(jù)總線為16根,總線的性能指標(biāo),1. 總線寬度 數(shù)據(jù)總線的根數(shù)。 16位總線，指其數(shù)據(jù)總線為16根。 2. 尋址能力 取決于地址總線的根數(shù)。 PCI總線的地址總線為32位，尋址能力

4、達(dá)4GB,總線的性能指標(biāo),3. 傳輸率 也稱為總線帶寬，通常指總線所能達(dá)到的最高數(shù)據(jù)傳輸率，單位是Bps（每秒傳送字節(jié)數(shù)） 計(jì)算公式：Q=Wf/N W數(shù)據(jù)寬度；f總線時(shí)鐘頻率；N完成一次數(shù)據(jù)傳送所需的時(shí)鐘周期數(shù)。 PCI總線1.0版的總線帶寬132MBps,總線的性能指標(biāo),4. 是否支持突發(fā)傳送 總線上數(shù)據(jù)傳送方式： 正常傳送每個(gè)傳送周期先傳送數(shù)據(jù)的地址，再傳送數(shù)據(jù)。 突發(fā)傳送支持成塊連續(xù)數(shù)據(jù)的傳送，只需給出數(shù)據(jù)塊的首地址，后續(xù)數(shù)據(jù)地址自動(dòng)生成。 PCI總線支持突發(fā)傳送，ISA不支持,5. 負(fù)載能力 總線上能夠連接的設(shè)備數(shù),總線的握手協(xié)議,總線握手技術(shù)主要是解決主設(shè)備取得總線控制權(quán)后，如何在主

5、設(shè)備和從設(shè)備之間實(shí)現(xiàn)可靠的尋址和數(shù)據(jù)傳送問(wèn)題。 總線的握手方式： 同步總線 異步總線 半同步總線,總線的握手協(xié)議,同步總線,Addr,Data,總線時(shí)鐘,讀命令,地址,數(shù)據(jù),同步總線上所有信號(hào)受時(shí)鐘控制，總線上各模塊都在時(shí)鐘上升沿將信號(hào)驅(qū)動(dòng)至穩(wěn)定或?qū)π盘?hào)進(jìn)行采樣。 主設(shè)備在總線上進(jìn)行讀操作時(shí)，首先發(fā)出讀命令和地址，從設(shè)備采樣并識(shí)別地址，在下一個(gè)時(shí)鐘周期內(nèi)將數(shù)據(jù)送到總線上，主設(shè)備在下一個(gè)時(shí)鐘上升沿把數(shù)據(jù)讀走。 同步總線控制電路簡(jiǎn)單，數(shù)據(jù)傳送速度快，但是要求總線上各模塊的操作速度與時(shí)鐘頻率相匹配，否則可能出現(xiàn)傳輸錯(cuò)誤，使系統(tǒng)不可靠,同步總線 讀數(shù)據(jù)時(shí)序,總線的握手協(xié)議,異步總線,讀命令,地址,數(shù)據(jù)

6、,主握手,從握手,Addr,Data,異步總線上的數(shù)據(jù)傳送不是在總線時(shí)鐘控制下進(jìn)行，而是用兩條握手信號(hào)線采取請(qǐng)求-應(yīng)答的方式進(jìn)行。 主設(shè)備在總線上進(jìn)行讀操作時(shí)，首先發(fā)出讀命令和地址，待穩(wěn)定后啟動(dòng)主設(shè)備握手信號(hào)（通知已作好讀數(shù)準(zhǔn)備），從設(shè)備識(shí)別地址和讀命令后將數(shù)據(jù)送到總線上并啟動(dòng)從設(shè)備握手信號(hào)（回答數(shù)據(jù)已送出），主設(shè)備讀取數(shù)據(jù)后撤消主設(shè)備握手信號(hào)（通知數(shù)據(jù)已接收），從設(shè)備撤消從設(shè)備握手信號(hào)（回答知道數(shù)據(jù)已被接收），接下來(lái)可以開(kāi)始新的總線周期。 異步總線嚴(yán)密的握手信號(hào)使數(shù)據(jù)傳送絕對(duì)可靠，但是控制電路復(fù)雜，且握手信號(hào)在總線上來(lái)回請(qǐng)求應(yīng)答造成額外延時(shí)，數(shù)據(jù)傳送速度較低,全互鎖異步總線 讀數(shù)據(jù)時(shí)序,總線

7、的握手協(xié)議,半同步總線,PCI總線和ISA總線都采用半同步協(xié)議,Addr,Data,主設(shè)備時(shí)鐘,讀命令,地址,數(shù)據(jù),Data,Addr,等待,半同步總線在主設(shè)備的時(shí)鐘信號(hào)和從設(shè)備的等待信號(hào)下傳送數(shù)據(jù)。 主設(shè)備在總線上進(jìn)行讀操作時(shí)，首先發(fā)出讀命令和地址。從設(shè)備采樣并識(shí)別地址，如果從設(shè)備響應(yīng)速度足夠快，能夠在一個(gè)時(shí)鐘周期完成操作，則不置起等待信號(hào)；如果從設(shè)備不能在一個(gè)時(shí)鐘周期完成讀操作，那么就需要置起等待信號(hào)，直到數(shù)據(jù)送到總線上再撤消等待信號(hào)。主設(shè)備在總線周期的第二個(gè)時(shí)鐘上升沿對(duì)從設(shè)備的等待信號(hào)采樣，如果等待信號(hào)無(wú)效，則讀取數(shù)據(jù)，總線周期結(jié)束；否則在后續(xù)的時(shí)鐘上升沿對(duì)從設(shè)備的等待信號(hào)采樣，直到等待

8、信號(hào)無(wú)效，再讀取數(shù)據(jù)，總線周期結(jié)束。 綜合了同步總線和異步總線的優(yōu)點(diǎn),半同步總線 讀數(shù)據(jù)時(shí)序,總線的層次結(jié)構(gòu),計(jì)算機(jī)的總線系統(tǒng)由處于計(jì)算機(jī)系統(tǒng)不同層次上的若干總線組成：CPU總線、局部總線、系統(tǒng)總線、外部總線,CPU總線 CPU、RAM、ROM、控制芯片組等芯片之間的信號(hào)連接關(guān)系稱為CPU總線或主總線（Host Bus），包括控制總線、地址總線和數(shù)據(jù)總線 CPU總線實(shí)現(xiàn)了CPU與主存儲(chǔ)器、Cache、控制芯片組、以及多個(gè)CPU之間的連接，并提供了與系統(tǒng)總線的接口 CPU與主存儲(chǔ)器以及Cache構(gòu)成主機(jī)系統(tǒng),總線的層次結(jié)構(gòu),CPU總線 CPU總線針對(duì)具體處理器設(shè)計(jì)，因此沒(méi)有統(tǒng)一的規(guī)范,系統(tǒng)總線

9、系統(tǒng)總線為主機(jī)系統(tǒng)與外圍設(shè)備之間的通信通道。 在主板上，系統(tǒng)總線表現(xiàn)為與擴(kuò)展插槽相連接的一組邏輯電路和導(dǎo)線，所以系統(tǒng)總線也叫I/O通道總線 系統(tǒng)總線必須有統(tǒng)一的標(biāo)準(zhǔn)，以便按標(biāo)準(zhǔn)設(shè)計(jì)各類適配卡 ISA、EISA、MCA、VESA、 PCI、AGP,總線的層次結(jié)構(gòu),系統(tǒng)總線,總線的層次結(jié)構(gòu),主板上同一類型擴(kuò)展插槽對(duì)應(yīng)位置的引腳是互相連接的,局部總線 用于主機(jī)與外部特定子系統(tǒng)之間的緊密連接，設(shè)置局部總線的目的是為了提高CPU與高帶寬占用部件（如顯卡）之間的數(shù)據(jù)傳輸速率 PCI、VESA、AGP為局部總線,總線的層次結(jié)構(gòu),外部總線 外部總線用來(lái)提供I/O設(shè)備與系統(tǒng)中其他部件間的公共通信通路，也稱為通訊

10、總線。 外部總線通常用于微機(jī)之間、微機(jī)與外設(shè)之間、外設(shè)與外設(shè)之間的連接。 外部總線標(biāo)準(zhǔn)化程度最高，適用各種處理器。 RS-232C、SCSI（小型計(jì)算機(jī)系統(tǒng)互連）、USB（通用串行總線）,總線的層次結(jié)構(gòu),總線的層次結(jié)構(gòu),82439TX System Controller (MTXC,82371AB PCI ISA IDE Xcelerator (PIIX4,總線的層次結(jié)構(gòu),PC/XT結(jié)構(gòu)與PC總線 針對(duì)IBM PC/XT機(jī)(8086) PC總線時(shí)鐘頻率4.77MHz，總線寬度8位，尋址能力1MB、半同步時(shí)序協(xié)議，最快存儲(chǔ)器訪問(wèn)周期由4個(gè)時(shí)鐘周期組成帶寬約1MBps PC/AT結(jié)構(gòu)與AT總線 針

11、對(duì)IBM PC/AT機(jī)(286) AT總線時(shí)鐘頻率8MHz，總線寬度16位，尋址能力16MB半同步時(shí)序協(xié)議，最快存儲(chǔ)器訪問(wèn)周期由3個(gè)時(shí)鐘周期組成帶寬約5MBps PC總線與AT總線后來(lái)經(jīng)過(guò)標(biāo)準(zhǔn)化，稱為ISA總線Industry Standard Architecture工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu),微機(jī)結(jié)構(gòu)與系統(tǒng)總線的發(fā)展,EISA總線 針對(duì) 386、486 Extended ISA擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu) 總線時(shí)鐘頻率8.33MHz，總線寬度32位，尋址能力4GB、半同步時(shí)協(xié)議，支持突發(fā)傳送帶寬約33MBps VESA總線 針對(duì) 486 Video Electronic Standard Associati

12、on視頻電子標(biāo)準(zhǔn)協(xié)會(huì)。 VESA總線也稱為VL-bus(VESA Local Bus) 總線時(shí)鐘頻率33MHz，總線寬度32位，尋址能力4GB、半同步時(shí)協(xié)議，支持突發(fā)傳送帶寬約132MBps,微機(jī)結(jié)構(gòu)與系統(tǒng)總線的發(fā)展,高檔PC機(jī)的三級(jí)總線結(jié)構(gòu)和PCI總線 針對(duì) Pentium以上處理器 PCI:Peripheral Component外部設(shè)備互連,微機(jī)結(jié)構(gòu)與系統(tǒng)總線的發(fā)展,高檔PC機(jī)的三級(jí)總線結(jié)構(gòu)和PCI總線 PCI 1.0版 總線時(shí)鐘頻率33.3MHz，總線寬度32位，尋址能力4GB、半同步時(shí)協(xié)議，支持突發(fā)傳送帶寬約132MBps PCI 2.0版 總線時(shí)鐘頻率33.3MHz，總線寬度64位

13、，尋址能力4GB、半同步時(shí)協(xié)議，支持突發(fā)傳送帶寬約264MBps PCI 2.1版 總線時(shí)鐘頻率66.6MHz，總線寬度64位，尋址能力4GB、半同步時(shí)協(xié)議，支持突發(fā)傳送帶寬約528MBps,微機(jī)結(jié)構(gòu)與系統(tǒng)總線的發(fā)展,8.2 ISA總線,支持8位ISA卡和16位ISA卡,8位ISA總線接口,8位ISA總線也稱為PC總線或XT總線 共有62引腳，其中，數(shù)據(jù)線8根、地址線20根、控制線21根、狀態(tài)線2根，還有時(shí)鐘、電源、地線,8位ISA總線接口,地址線A19A0 存儲(chǔ)器地址A19A0，最大存儲(chǔ)器1M。 I/O地址A15A0，最大64K，在PC及XT機(jī)上實(shí)際使用A9A0，I/O范圍為000003FF

14、H,8位ISA總線接口,數(shù)據(jù)線D7D0 控制線 21條,8位ISA總線接口,AEN：Address Enable，地址允許信號(hào) PC總線可由CPU或DMA控制器控制，當(dāng)DMAC控制總線時(shí)，它產(chǎn)生AEN信號(hào)，用于禁止CPU控制總線。即,控制線 21條,8位ISA總線接口,ALE：Address Latch Enable，地址鎖存允許 在ALE的下降沿鎖存來(lái)自CPU的地址信號(hào),讀/寫信號(hào),控制線 21條,8位ISA總線接口,IRQ7IRQ2：中斷請(qǐng)求信號(hào) 總線上的設(shè)備通過(guò)IRQ7IRQ2向主板上的中斷控制器8259發(fā)出中斷請(qǐng)求，IRQ7IRQ2對(duì)應(yīng)8259的引腳IR7IR2。 8259的8個(gè)請(qǐng)求輸

15、入端IR7IR0中IRQ0被主板上的系統(tǒng)定時(shí)器占用、IRQ1被鍵盤占用，因此，IRQ0和IRQ1不在PC總線上出現(xiàn),控制線 21條,8位ISA總線接口,DRQ3DRQ1：DMA請(qǐng)求信號(hào),DMA控制器8237有四個(gè)通道，允許四個(gè)設(shè)備請(qǐng)求進(jìn)行DMA傳送，但通道0用于DRAM刷新，因此，DRQ0和 不在PC總線上出現(xiàn),DMA響應(yīng)信號(hào),控制線 21條,8位ISA總線接口,T/C：計(jì)數(shù)結(jié)束信號(hào) 一次DMA請(qǐng)求可傳送多個(gè)字節(jié)，當(dāng)任一DMA通道傳送結(jié)束時(shí)，T/C上出現(xiàn)高電平。 Reset Drv：系統(tǒng)總清信號(hào),控制線 21條,8位ISA總線接口,I/O通道奇偶校驗(yàn)信號(hào)。當(dāng)I/O通道上的設(shè)備或存儲(chǔ)器的奇偶校驗(yàn)

16、有錯(cuò)時(shí)，該信號(hào)有效。 I/O通道準(zhǔn)備好信號(hào)。該信號(hào)為低電平時(shí)（未準(zhǔn)備好），使CPU或DMA插入等待周期,16位ISA總線接口,在IBM PC/AT（80286）機(jī)上首先使用，故又稱為AT總線，在8位PC總線上擴(kuò)展而成,16位ISA總線接口,16位ISA總線在擴(kuò)展PC總線時(shí)，保留了原62芯PC總線信號(hào)的大部分定義，僅做了少量更改,16位ISA總線接口,在擴(kuò)展的36芯插座上，ISA重新定義了部分信號(hào),24位地址信號(hào)，允許最大存儲(chǔ)器16M,SD15SD0：16位數(shù)據(jù)信號(hào),SBHE：總線高字節(jié)允許,IRQ15、IRQ14、IRQ12、IRQ11、IRQ10,AT機(jī)上使用2片中斷控制器8259（主片和從

17、片），可有15級(jí)中斷請(qǐng)求,16位ISA總線接口,DMA請(qǐng)求/響應(yīng)線,16位ISA總線接口,存儲(chǔ)器讀/寫信號(hào),16位訪問(wèn)周期信號(hào),指出當(dāng)前傳送的是16位總線周期,總線主控,當(dāng)DMA控制器使用總線期間， 為低電平,8.3 PCI總線,PCI總線的引腳,PCI總線支持32位和64位接口卡，64位卡有94個(gè)接插點(diǎn)，32位卡僅有接插點(diǎn)162, PCI Component Side (side B) | | | | | | optional | | _ mandatory 32-bit pins 64-bit pins _| |_| |-|-| b01 b11 b14 b49 b52 b62 b63 b9

18、4,微機(jī)系統(tǒng)采用98+22邊緣接插件,PCI總線的信號(hào)線包括必備的和可選的兩類，其中必備信號(hào)從設(shè)備47條，主設(shè)備49條,8.3 PCI總線,PCI總線的引腳,系統(tǒng)信號(hào) CLK:系統(tǒng)時(shí)鐘信號(hào)。為所有處理提供定時(shí)，在時(shí)鐘的上升沿采樣總線上各信號(hào)線的信號(hào)。 CLK的頻率稱為PCI總線的工作頻率，為33MHz。 RST # :復(fù)位信號(hào)。用來(lái)使PCI所有的特殊寄存器、定序器和信號(hào)恢復(fù)初始狀態(tài),8.3 PCI總線,PCI總線的引腳,地址和數(shù)據(jù)信號(hào) AD31:00 地址和數(shù)據(jù)共用相同的PCI引腳。一個(gè)PCI總線傳輸事務(wù)包含了一個(gè)地址信號(hào)期和接著的一個(gè)(或多個(gè))數(shù)據(jù)期。PCI總線支持猝發(fā)讀寫功能。 C/BE3

19、:00 總線命令和字節(jié)使能信號(hào)。在地址期,C/BE3:0#定義總線命令;在數(shù)據(jù)期,C/BE3:0#用作字節(jié)使能。 PAR 奇偶校驗(yàn)信號(hào)。它通過(guò) AD31:00 和C/BE3:0進(jìn)行奇偶校驗(yàn),8.3 PCI總線,PCI總線的引腳,接口控制信號(hào) FRAME#:當(dāng)一個(gè)主控設(shè)備請(qǐng)求總線時(shí)，采樣 FRAME#、 IRDY# ，若均為無(wú)效電平，并且同一時(shí)鐘的上升沿GNT#為有效電平，就認(rèn)定以獲得總線控制權(quán)。 在主控設(shè)備發(fā)起傳輸時(shí)，將FRAME#驅(qū)動(dòng)為有效電平，并一直保持，直到開(kāi)始傳輸最后一個(gè)數(shù)據(jù)時(shí)將FRAME#驅(qū)動(dòng)為無(wú)效電平。 IRDY# :主設(shè)備準(zhǔn)備好信號(hào)。當(dāng)與 TRDY# 同時(shí)有效時(shí),數(shù)據(jù)能完整傳輸。

20、在寫周期,IRDY# 指出數(shù)據(jù)已在AD31:00上;在讀周期,IRDY#指示主控器準(zhǔn)備接收數(shù)據(jù),接口控制信號(hào) TRDY# :從設(shè)備準(zhǔn)備好信號(hào)。預(yù)示從設(shè)備準(zhǔn)備完成當(dāng)前的數(shù)據(jù)傳輸。在讀周期,TRDY#指示數(shù)據(jù)變量已在AD31:0中;在寫周期,指示從設(shè)備準(zhǔn)備好接收數(shù)據(jù) STOP# :從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳送。 LOCK# :鎖定信號(hào)。用于鎖定目標(biāo)存儲(chǔ)器地址。 IDSEL: 初始化設(shè)備選擇。在參數(shù)配置讀寫傳輸期間,用作設(shè)備配置寄存器的片選信號(hào)。 DEVSEL:設(shè)備選擇信號(hào)。該信號(hào)有效時(shí), 表明總線上某設(shè)備被選中,8.3 PCI總線,PCI總線的引腳,仲裁信號(hào) REQ# :總線占用請(qǐng)求信號(hào)。任何

21、主控器都有它自己的REQ#信號(hào)。 GNT# :總線占用允許信號(hào),指明總線占用請(qǐng)求已被響應(yīng)。任何主設(shè)備都有自己的GNT# 信號(hào),8.3 PCI總線,PCI總線的引腳,總線命令,總線命令在地址期 C/BE3:0#線有效時(shí)被譯碼，表明事務(wù)的類型,0000 中斷確認(rèn) 中斷識(shí)別命令 0001 特殊周期 提供在PCI上的簡(jiǎn)單廣播機(jī)制 0010 I/O讀 從I/O口地址中讀數(shù)據(jù) 0011 I/O寫 向I/O地址空間寫數(shù)據(jù) 0110 存儲(chǔ)器讀 從內(nèi)存空間中讀出數(shù)據(jù) 0111 存儲(chǔ)器寫 向內(nèi)存空間寫入數(shù)據(jù) 1100 多重存儲(chǔ)器讀 只要FRAME#有效,就應(yīng)保持存器 管道連續(xù), 以便大量傳輸數(shù)據(jù),數(shù)據(jù)傳輸,數(shù)據(jù)傳輸由啟動(dòng)方（主控）和目標(biāo)方（從控）共