時(shí)序邏輯電路概述及分析補(bǔ)充資料

1、10.2 時(shí)序邏輯電路的基本概念10.2.1 時(shí)序邏輯電路的特點(diǎn)、結(jié)構(gòu)及分類一、時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路的特點(diǎn)是：電路在任一時(shí)刻的輸出狀態(tài)，不僅與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，而且還與電路原來(lái)所處的狀態(tài)有關(guān)。因此，在時(shí)序邏輯電路中必須具有能夠記憶電路狀態(tài)的存儲(chǔ)電路，以便把電路原來(lái)產(chǎn)生的狀態(tài)存儲(chǔ)起來(lái)，并作為產(chǎn)生新狀態(tài)的條件。存儲(chǔ)電路主要由觸發(fā)器來(lái)完成。此外，在時(shí)序邏輯電路中，還應(yīng)具有反饋通路，以使由存儲(chǔ)電路記憶下來(lái)的電路狀態(tài)能在下一個(gè)時(shí)刻影響電路的狀態(tài)。二、時(shí)序邏輯電路的基本結(jié)構(gòu)框圖時(shí)序邏輯電路的基本結(jié)構(gòu)框圖如圖10.2.1所示。由圖可知，時(shí)序邏輯電路在結(jié)構(gòu)上有兩個(gè)特點(diǎn)：由組合邏輯電路和存儲(chǔ)電路兩部

2、分組成。輸出和輸入之間至少有一條反饋路徑。即存儲(chǔ)電路的輸出信號(hào)q（即狀態(tài)信號(hào)）必須反饋到組合邏輯電路的輸入端，并與輸入信號(hào)x一起共同決定電路的輸出信號(hào)z。 圖10.2.1 時(shí)序邏輯電路的基本結(jié)構(gòu)框圖在圖10.2.1中，x (x1, xi）為時(shí)序邏輯電路的輸入信號(hào)； z (z1, zj) 為時(shí)序邏輯電路的輸出信號(hào)；d (d1, dm) 為驅(qū)動(dòng)存儲(chǔ)電路轉(zhuǎn)換為下一狀態(tài)的激勵(lì)信號(hào)（或稱驅(qū)動(dòng)信號(hào)）；q (q1, qm)為存儲(chǔ)電路的狀態(tài)信號(hào)，它表示時(shí)序邏輯電路當(dāng)前的狀態(tài)，簡(jiǎn)稱現(xiàn)態(tài)。狀態(tài)信號(hào)q被反饋到組合邏輯電路的輸入端，與輸入信號(hào)x一起決定時(shí)序邏輯電路的輸出信號(hào)z，并產(chǎn)生對(duì)存儲(chǔ)電路的激勵(lì)信號(hào)d, 從而確定

3、下一個(gè)狀態(tài)，即次態(tài)。這些信號(hào)之間的邏輯關(guān)系可表示為 （10.2.1） （10.2.2） （10.2.3）其中，式（10.2.1）是輸出方程；式（10.2.2）是存儲(chǔ)電路的驅(qū)動(dòng)方程（或稱激勵(lì)方程）；式（10.2.3）是時(shí)序電路的狀態(tài)方程，qn是現(xiàn)態(tài)，qn+1是次態(tài)，該式表達(dá)了存儲(chǔ)電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換。三、時(shí)序電路的分類時(shí)序邏輯電路通常分為同步時(shí)序邏輯電路（synchronous circuit）和異步時(shí)序邏輯電路（asynchronous circuit）兩大類。（一）同步時(shí)序邏輯電路在同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘輸入端都接到同一個(gè)時(shí)鐘脈沖信號(hào)源上，因此，所有觸發(fā)器都接受同一個(gè)時(shí)鐘脈沖

4、的控制，它們的狀態(tài)（即時(shí)序電路的狀態(tài)）的變化是同時(shí)發(fā)生的。（二）異步時(shí)序邏輯電路在異步時(shí)序邏輯電路中，觸發(fā)器不受統(tǒng)一的時(shí)鐘脈沖信號(hào)的控制，各觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。10.2.2 時(shí)序邏輯電路功能的描述方法描述一個(gè)時(shí)序邏輯電路的邏輯功能可以采用邏輯方程式、狀態(tài)表、狀態(tài)轉(zhuǎn)換圖、時(shí)序圖等方法。這些方法從不同角度描述了時(shí)序邏輯電路邏輯功能的特點(diǎn)，它們?cè)诒举|(zhì)上是相同的，可以相互轉(zhuǎn)換，是分析和設(shè)計(jì)時(shí)序邏輯電路的基本工具。 一、邏輯方程式邏輯方程式包括三組基本方程：輸出方程、驅(qū)動(dòng)方程（激勵(lì)方程）和狀態(tài)方程。對(duì)于異步時(shí)序邏輯電路來(lái)說(shuō)還有時(shí)鐘方程。用邏輯方程式雖然能對(duì)時(shí)序邏輯電路作清楚準(zhǔn)確地描述，但不夠

5、直觀，也不能根據(jù)這些邏輯方程式來(lái)判斷時(shí)序邏輯電路的邏輯功能。此外，在設(shè)計(jì)時(shí)序邏輯電路時(shí)，也很難根據(jù)給出的邏輯要求直接寫出電路的邏輯方程式。邏輯方程式通常是根據(jù)給定的時(shí)序邏輯電路的邏輯圖寫出的。 二、狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表（state table）簡(jiǎn)稱狀態(tài)表, 是反映時(shí)序邏輯電路的輸出z、次態(tài)qn+1和電路的輸入x、現(xiàn)態(tài)qn之間對(duì)應(yīng)取值關(guān)系的表格，如表10.2.1所示。表的頂部是輸入x的組合，表的左邊是現(xiàn)態(tài)qn的組合，表的內(nèi)部是每一個(gè)現(xiàn)態(tài)與輸入的組合所導(dǎo)致的次態(tài)qn+1和輸出z。狀態(tài)表的讀法是：處于現(xiàn)態(tài)qn的時(shí)序邏輯電路，當(dāng)輸入為x 時(shí)，該電路的輸出為z，在有效時(shí)鐘脈沖作用下將進(jìn)入次態(tài)qn+1。表

6、10.2.1 時(shí)序邏輯電路的狀態(tài)表x0x10 00 11 01 101/010/011/000/111/000/001/010/1狀態(tài)表可由描述時(shí)序邏輯電路的三組基本方程得到，也可由文字描述導(dǎo)出。應(yīng)該注意的是：狀態(tài)轉(zhuǎn)換是由現(xiàn)態(tài)到次態(tài)；輸出z雖然寫在次態(tài)后面，但卻是現(xiàn)態(tài)的函數(shù)。 三、狀態(tài)轉(zhuǎn)換圖 狀態(tài)轉(zhuǎn)換圖（state diagram）簡(jiǎn)稱狀態(tài)圖, 是反映時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形。將表10.2.1轉(zhuǎn)換為如圖10.2.2所示的狀態(tài)圖，可以更直觀形象地表示出電路狀態(tài)的轉(zhuǎn)換過(guò)程，更容易分析電路的邏輯功能。 在狀態(tài)圖中：圓圈及圈內(nèi)的字母或數(shù)字表示電路的各個(gè)狀態(tài)。連線和箭頭表示

7、狀態(tài)轉(zhuǎn)換的方向（由現(xiàn)態(tài)到次態(tài)），當(dāng)箭頭的起點(diǎn)和終點(diǎn)都在同一個(gè)圓圈上時(shí)，則表示狀態(tài)不變。標(biāo)在連線上下左右的數(shù)字表示狀態(tài)轉(zhuǎn)換前輸入信號(hào)的取值和輸出值，用“/”分隔；通常將輸入信號(hào)x的取值寫在“/”前，輸出值z(mì)寫在“/”后，它表明：在該輸入取值作用下，將產(chǎn)生相應(yīng)的輸出值，同時(shí)，在有效時(shí)鐘脈沖作用下電路將發(fā)生如箭頭所指的狀態(tài)轉(zhuǎn)換。四、時(shí)序圖時(shí)序圖就是時(shí)序邏輯電路的工作波形圖。它能直觀地描述時(shí)序邏輯電路的時(shí)鐘信號(hào)cp、輸入信號(hào)x、電路的狀態(tài)q及輸出信號(hào)z在時(shí)間上的對(duì)應(yīng)關(guān)系。設(shè)有效時(shí)鐘脈沖為下降沿，由狀態(tài)圖10.2.可得到如圖10.2.所示的時(shí)序圖。 圖10.2.2 時(shí)序邏輯電路的狀態(tài)圖 圖10.2.3

8、時(shí)序邏輯電路的時(shí)序圖10.3 時(shí)序邏輯電路的分析與設(shè)計(jì)10.3.1 時(shí)序邏輯電路的分析 一、分析時(shí)序邏輯電路的目的分析時(shí)序邏輯電路的目的是：根據(jù)給定的時(shí)序邏輯電路，得出它所實(shí)現(xiàn)的邏輯功能。具體地說(shuō)，就是根據(jù)給定的時(shí)序邏輯電路，分析電路在時(shí)鐘信號(hào)和輸入信號(hào)的作用下，輸出信號(hào)z的變化規(guī)律以及電路狀態(tài)q的轉(zhuǎn)換規(guī)律，進(jìn)而說(shuō)明該時(shí)序邏輯電路的邏輯功能和工作特點(diǎn)。 二、分析時(shí)序邏輯電路的一般步驟 1.根據(jù)給定的時(shí)序邏輯電路，觀察電路的結(jié)構(gòu)，寫出下列邏輯方程式： 各觸發(fā)器的時(shí)鐘方程。 時(shí)序邏輯電路的輸出方程。 各觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)方程）。 2.將各觸發(fā)器的驅(qū)動(dòng)方程代入其相應(yīng)的特性方程，求得各觸發(fā)器的次態(tài)

9、方程，也就是時(shí)序邏輯電路的狀態(tài)方程。3.根據(jù)輸出方程和狀態(tài)方程進(jìn)行狀態(tài)計(jì)算，列出該時(shí)序邏輯電路的狀態(tài)表。所謂狀態(tài)計(jì)算，就是把電路的輸入x和現(xiàn)態(tài)qn的各種可能取值的組合代入輸出方程和狀態(tài)方程中，以得到相應(yīng)的輸出z和次態(tài)qn+1。 4.根據(jù)狀態(tài)表得到該時(shí)序邏輯電路的狀態(tài)圖。 5.在給定的輸入信號(hào)作用下，根據(jù)狀態(tài)表或狀態(tài)圖畫出時(shí)序圖。 6.根據(jù)狀態(tài)圖或時(shí)序圖分析給定時(shí)序邏輯電路的邏輯功能。 需要說(shuō)明的是，上述步驟并不是必須要逐條執(zhí)行的，在實(shí)際應(yīng)用中，可根據(jù)具體情況加以取舍。例如，在分析同步時(shí)序邏輯電路時(shí)，各觸發(fā)器時(shí)鐘信號(hào)的邏輯表達(dá)式就可以不寫。三、同步時(shí)序邏輯電路的分析舉例例10.3.1分析如圖10

10、.3.1所示的時(shí)序邏輯電路。圖10.3.1 例10.3.1的邏輯電路圖 解：觀察電路的結(jié)構(gòu)可知，它有一個(gè)輸入信號(hào)x，一個(gè)輸出信號(hào)z，兩個(gè)下降沿觸發(fā)的jk觸發(fā)器。由于兩個(gè)觸發(fā)器的時(shí)鐘信號(hào)連接在同一個(gè)時(shí)鐘脈沖源cp上，所以該電路是同步時(shí)序邏輯電路。同步時(shí)序邏輯電路各觸發(fā)器的時(shí)鐘方程可以不寫。 （1）時(shí)序邏輯電路的輸出方程為 各觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)方程），即j、k的邏輯表達(dá)式為 （2）將各觸發(fā)器的驅(qū)動(dòng)方程代入其特性方程中，可得時(shí)序邏輯電路的狀態(tài)方程為 （3）根據(jù)輸出方程和狀態(tài)方程進(jìn)行狀態(tài)計(jì)算，列出時(shí)序邏輯電路的狀態(tài)表。將電路可能出現(xiàn)的現(xiàn)態(tài)和輸入列在狀態(tài)表中，在本例中需要將00、01、10、11四個(gè)

11、可能的現(xiàn)態(tài)列在q1nq0n的欄目中，并把輸入x0和x1列在q1n+1 q0n+1/z的欄目下。將現(xiàn)態(tài)和輸入的邏輯值一一代入上面的輸出方程和狀態(tài)方程中，分別求出輸出和次態(tài)的邏輯值。由此便可得到如表10.3.1所示的狀態(tài)表。 表10.3.1 例10.3.1電路的狀態(tài)表q1n q0nq1n+1 q0n+1/zx0x1 0 0 0 1 1 0 1 1 0 0 /00 1/01 0/0 1 1/01 1 /10 0/00 1/0 1 0/0（4）根據(jù)狀態(tài)表即可畫出電路的狀態(tài)圖，如圖10.3.2所示。 10.3.2 例10.3.1的狀態(tài)圖 圖10.3.3 例10.3.1的時(shí)序圖（5）畫出時(shí)序圖設(shè)電路的初始

12、狀態(tài)為00, 根據(jù)狀態(tài)表和狀態(tài)圖，可畫出在一系列cp 脈沖作用下電路的時(shí)序圖，如圖10.3.3所示。（6）邏輯功能分析由狀態(tài)圖和時(shí)序圖可知，該電路是一個(gè)受輸入信號(hào)x控制的可控四進(jìn)制同步減法計(jì)數(shù)器。當(dāng)x0時(shí)，停止計(jì)數(shù)，電路狀態(tài)保持不變；當(dāng)x1時(shí)，每當(dāng)輸入一個(gè)cp的下降沿，電路的狀態(tài)值就減1。輸出信號(hào) z的下降沿用于觸發(fā)借位操作。例10.3.2 分析如圖10.3.4所示的時(shí)序邏輯電路。 圖10.3.4 例10.3.2的邏輯電路圖解：觀察電路的結(jié)構(gòu)可知，電路中有三個(gè)上升沿觸發(fā)的d觸發(fā)器，但沒有輸入信號(hào)。由于三個(gè)觸發(fā)器的時(shí)鐘信號(hào)連接在同一個(gè)時(shí)鐘脈沖源cp上，所以該電路是同步時(shí)序邏輯電路。（1）該時(shí)序邏

13、輯電路的輸出方程為 各觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)方程），即d的邏輯表達(dá)式為 （2）將各觸發(fā)器的驅(qū)動(dòng)方程代入其特性方程qn+1d中，可得時(shí)序邏輯電路的狀態(tài)方程為 （3）根據(jù)輸出方程和狀態(tài)方程進(jìn)行狀態(tài)計(jì)算，即可列出該時(shí)序邏輯電路的狀態(tài)表。由于在此電路中z2z1z0，輸出與現(xiàn)態(tài)完全相同，所以狀態(tài)表中可以不再列出輸出。又因?yàn)檫@個(gè)電路中沒有輸入信號(hào)，狀態(tài)表中的次態(tài)只有一列。因而此電路的狀態(tài)表可簡(jiǎn)化成表10.3.2所示的形式。表10.3.2 例10.3.2電路的狀態(tài)表q2n+1q1n+1q0n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 01 0 00 0 10

14、0 10 1 00 1 00 1 10 1 1 （4）根據(jù)狀態(tài)表可畫出電路的狀態(tài)圖，如圖10.3.5所示。由圖可見，100、010、001三個(gè)狀態(tài)形成了閉合回路，在電路正常工作時(shí)，其狀態(tài)總是按照回路中的箭頭方向作循環(huán)變化，因此常把這三個(gè)狀態(tài)稱為有效循環(huán)狀態(tài)；其余的五個(gè)狀態(tài)000、011、101、110、111則稱為無(wú)效狀態(tài)。在實(shí)際中，對(duì)于含有無(wú)效狀態(tài)的時(shí)序邏輯電路來(lái)說(shuō)，假如由于某種原因電路進(jìn)入了無(wú)效狀態(tài)，但是只要在若干個(gè)時(shí)鐘脈沖cp作用之后，電路又能自動(dòng)回到有效循環(huán)中去，則稱此電路具有自啟動(dòng)能力；反之，如果電路無(wú)法從無(wú)效狀態(tài)自動(dòng)回到有效循環(huán)中去，而在無(wú)效狀態(tài)之間構(gòu)成了死循環(huán)，則稱此電路沒有自啟動(dòng)能力。對(duì)于本例，電路進(jìn)入無(wú)效狀態(tài)000、011、101、110、111后，總是能自動(dòng)回到有效狀態(tài)循環(huán)中去，所以該電路具有自啟動(dòng)能力。 圖10.3.5 例10.3.2的狀態(tài)圖 圖10.3.6 例10.3.2的時(shí)序圖 （5）畫出時(shí)序圖 設(shè)電路的初始狀態(tài)為000, 根據(jù)狀態(tài)表和