WL1型數(shù)字電子鐘畢業(yè)設計

1、 鄭州大學西亞斯國際學院本科畢業(yè)論文（設計）題 目：wl-1型數(shù)字電子鐘指導教師：安家文 職稱：教授 學生姓名： 王亮 學號： 20091525145專 業(yè)：電子設計自動化班級：1班 院 （系）： 電子信息工程學院 完成時間： 2013.4.21 wl-1型數(shù)字電子鐘 摘要 數(shù)字鐘電路一直以來是一種很經(jīng)典的數(shù)字電路，數(shù)字鐘的種類更是不計其數(shù)，其設計方方案也層出不窮。時間是衡量一切的尺度，所以時間對每個人來說是無比重要的。在當今社會人們更離不開時間，鐘、表以及一切可顯示時間的事物在我們周圍隨處可見。隨著科技的日星月異的發(fā)展，數(shù)字電子鐘/表以其體積小、重量輕、價格便宜等優(yōu)點已經(jīng)取代了大多數(shù)古老的機

2、械鐘/表。本數(shù)字鐘采取數(shù)字邏輯器件設計方案即使用市場上比較常用的74系列的集成芯片制作。電子鐘要有時、分、秒的顯示，并且要有整點報時功能。任何一個鐘表都會有時間上的誤差，所以校時功能是必不可少的功能模塊。使用的主要芯片有555定時器、十進制加法計數(shù)器74ls160、兩輸入與非門74ls00、7段數(shù)碼管譯碼器7448和7段數(shù)碼管等。電路的時鐘信號產(chǎn)生模塊用555定時器完成，記時模塊用十進制計數(shù)器實現(xiàn)，其顯示模塊是由7段數(shù)碼管譯碼器7448和7段數(shù)碼管組成。此外該電路還有驗燈功能。關鍵字:555定時器/十進制加法計數(shù)器/7段數(shù)碼管譯碼器/7段數(shù)碼管/時鐘信號/校時/整點報時/驗燈 digital

3、electronic clock summarydigital clock circuit has always been a classic digital circuits, numerous types of digital clock, designed party programs are endless. time is the measure of all scales, time is extremely important for everyone. in todays society people can not do without, clocks and watches

4、, as well as all display time things around us everywhere. with the technology xingyue exclusive development of digital electronic clock / watch its small size, light weight, cheap, etc. have replaced most of the old mechanical clock / watch. take the digital clock digital logic design that the use

5、of the more commonly used 74-series chip production. electronic clock sometimes, minutes, seconds display, and have a whole hour. any one of the watches will have time error correction function is essential to the function module. use 555 timer chip, decimal addition counter 74ls160, two-input nand

6、gate 74ls00, 7-segment led decoder 7448 and 7-segment digital tube. circuit clock signal generation module 555 timer, chronograph module decimal counter display module 7-segment decoder 7448 and 7-segment digital tube. in addition, the circuit also has experience in the light function.keywords:555 t

7、imer/ the counter of the decimal addition/ 7-segment decoder/ 7-segment led clock signal/ school/ the whole point of time/ inspection lights 目錄目錄11 引言12 設計方案的選取與論證23 wl-1型數(shù)字電子鐘33.1 wl-1型數(shù)字鐘電路框圖3 hyperlink l _toc2351 3.2 wl-1型數(shù)字鐘電路原理分析43.2.1 wl-1型數(shù)字鐘的整體電路原理圖53.2.2振蕩電路63.2.3計數(shù)電路93.2.4 校時電路123.2.5 整點報時

8、電路133.2.6 譯碼與顯示電路153.2.7驗燈電路184 整機工作流程綜述184.1 數(shù)字電子鐘的仿真與pcb圖194.1.1電子鐘仿真圖194.1.2數(shù)字電子鐘pcb圖20圖15 數(shù)字電子鐘的pcb圖20總結21致 謝22參考文獻23 1 引言隨著電子科技的日星月異的發(fā)展，特別是步入21世紀以來，電子技術更是得到了長足的進步，各類電子產(chǎn)品也被應用于人們生活中的方方面面，大到飛機火車，小到手機電燈。人們的生活越來越離不開電子，特別是電子鐘/表。古語有云：一寸光陰一寸金，在當代這個快節(jié)奏的時代這句話更是至理名言。笨重的鐘表的數(shù)字化不僅給人們的生活帶來了諸多的方便，更是以其重量輕、體積小在當

9、代得到了廣泛的普及。電子鐘的設計是數(shù)字電路設計初學者的很好題材，它的實現(xiàn)能夠使初學者對數(shù)字電路的深刻認識，并加深對數(shù)電的理解。 2 設計方案的選取與論證方案一：單片機至從上個世紀70年代問世以來，以其強大的功能、優(yōu)異的價格、優(yōu)質的品質、輕小的體積在全世界得到了廣泛應用，所以在這里可以用單片機結合軟件可以實現(xiàn)一個多功能數(shù)字鐘。用單片機設計數(shù)字鐘的優(yōu)點是：設計周期短，造價便宜，選用器件少。而且可以加強對單片機和單片機的編程的了解。而缺點是：不能夠對數(shù)字電路的設計得到深刻的鍛煉。方案二：該方案使用74系列的集成芯片74160、7448、7400等設計一個時序邏輯電路。用組合邏輯電路涉及數(shù)字鐘的優(yōu)點是

10、：可以加強設計者對數(shù)字電路的設計能力、擴展設計者對74系列芯片和對相關芯片功能的認識。而缺點是：器件種類多、造價相對較貴、pcd板制作繁瑣。方案選取基于以上方案的對比不能看出方案一的設計優(yōu)點明顯高于方案二，但對于以加強硬件電路的設計、提高對理論知識的理解、pcb畫板和焊接技術，方案二是一個不錯的方案，所以本電路的設計采用方案二。二設計任務書 一個電子鐘的基本功要有時、分、秒的顯示，并且時、分、秒的顯示位數(shù)各為兩位。每一個電子鐘/表都會有跑時誤差，所以電子鐘要有校時電路。電路的時鐘震蕩頻率為1hk，為電路提供時鐘信號。此外電路要有整點報時功能和驗燈功能。 任務： 鞏固和加強已經(jīng)學過的基礎理知識提

11、高設計硬件電路和解決實際問題的能力掌握基本元器件和芯片的功能及使用方法加強對protues和protle軟件的了解和學習3 wl-1型數(shù)字電子鐘3.1 wl-1型數(shù)字鐘電路框圖 wl-1型數(shù)字電子鐘的整體框圖如框圖一所示 譯碼顯示電路60進制計數(shù)器24進制計數(shù)器60進制計數(shù)器校時電路1kz頻率多謝振蕩器整點報時電路 圖1 wl-1型數(shù)字鐘電路框圖（1）振蕩電路：時鐘電路是一個數(shù)字電路，所以要求其振蕩電路的輸出波形是矩形波，因此需要設計一個矩形波信號發(fā)生器，即多諧振蕩器。555定時器是目前市場上常用的集成芯片，由于其能夠在外圍連接上少量的電阻、電容就可以構成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器，所以該芯片在

12、設計振蕩電路等方面得到了廣泛的運用。設計時，采用555定時器設計多諧振蕩器。要求多諧震蕩器的輸出頻率為1hz。（2）計時器電路：電路的計時電路由時、分、秒計時電路組成。其中時計數(shù)器有個位和十位組成，且個位為十進制，十位為二進制。分計數(shù)器有個位和十位組成，個位為十進制，十位為六進制，秒計數(shù)器有個位和十位組成，個位為十進制，十位為六進制。（3）顯示電路：顯示電路有六個數(shù)碼管組成，其輸入顯示信號由7段數(shù)碼管譯碼器提供。7端數(shù)碼管譯碼器不僅為數(shù)碼管提供輸入信號，而且還肩負著數(shù)碼管驅動電路的功能，為數(shù)碼管正常工作提供足夠的工作電流。（4）整點報時電路：在絕大多數(shù)數(shù)字鐘電路中都有整點報時電路，其中有語音報

13、時，固定音頻輸出報時，以此來提示整點時刻的到來。（5）校時電路：當數(shù)字鐘剛開啟或者時間有誤差時，需要進行校時。校時方式采用手動脈沖觸發(fā)方式。計數(shù)器接收到脈沖信號后改變計數(shù)值，從而達到校時的目的3.2 wl-1型數(shù)字鐘電路原理分析電子鐘的震蕩電路是由555定時器和外接電阻電容構成的。振蕩器為電路提供1hz的時鐘信號，首先將555定時器搭建成一個遲滯比較器，再利用外部外接rc的充放電來實現(xiàn)方波信號的輸出。改變r、c的參數(shù)可以改變rc沖放電時間常數(shù)的數(shù)值，以達到1kh方波的輸出。將輸出的時鐘信號輸入由74ls160組成的計數(shù)電路模塊，其中時、分、秒計數(shù)器分別是由兩片74ls160組成的24進制計數(shù)器

14、、60進制計數(shù)器、60進制計數(shù)器。然后將時、分、秒計數(shù)器的輸出信號輸入到七段數(shù)碼管譯碼管74ls48，最后七段數(shù)碼管由7448驅動從而顯示出數(shù)字時間。3.2.1 wl-1型數(shù)字鐘的整體電路原理圖 wl-1型數(shù)字電子鐘整體電路原理圖如圖2所示 圖2 wl-1型數(shù)字電子鐘整體電路 3.2.2振蕩電路 對于時鐘電路的振蕩電路有都種方案，比如：（1）石英晶體振蕩電路，（2）專用時鐘信號芯片，（3）由555定時器做成的多謝振蕩器，本電路采用由555定時器構成的多諧振蕩器。555定時器內(nèi)部電路圖如圖3所示。 圖3 555定時器內(nèi)部電路圖（一） 555定時器的組成555定時器有五部分組成即分壓器、比較器、基

15、本rs觸發(fā)器、晶體管開關電路和輸出緩沖器。分壓器：三個5k的電阻串聯(lián)組成一個分壓器，為兩個電壓比較器提供兩個參考電壓。其中比較器a1的參考電壓為2/3vcc，比較器a2的參考電壓為1/3vcc。其中5管腳外接電壓輸入端，可以改變比較器a1、a2的參考電壓，此外當不需要改變參考電壓時，5管腳可以通過一個0.01uf的電容接地，消除高頻噪聲干擾，已達到穩(wěn)定電壓的目的。 比較器：555定時器有兩個參數(shù)相同的電壓比較器a1、a2，比較器的輸入電阻ri的阻值非常大，故其輸入電流幾乎為0，有不取電流的特點。當a1的輸入大于參考電壓2/3vcc時，其輸出為低電平（vo=0），反之輸出為高電平（vo=vcc）

16、。當a2的輸入大于參考電壓時，其輸出為高電平（vo=vcc），反之輸出為低電平（vo=0）。 rs觸發(fā)器：這是一個典型的rs觸發(fā)器電路，有兩個與非門構成，其輸出狀態(tài)有兩輸入端決定。 晶體管開關電路：當晶體管的基極為低電平時三極管截止，當晶體管的基極為高電平時三極管導通。 輸出緩沖器：輸出緩沖器不僅可以提高電路的負載能力，還能夠起到阻抗匹配的作用。（二） 555定時管腳功能 555定時器管腳功能如表1所示輸 入觸發(fā)器輸 出555輸 出閾門輸入th觸發(fā)輸入/tr復位qoutxx010 vcc*2/3（r=0） vcc*1/3 （s=1）101 vcc*2/3（r=1） vcc*1/3 （s=1）1

17、01 vcc*2/3（r=1） vcc*1/3 （s=0）110 vcc*2/3（r=0） vcc*1/3 （s=0）1保持原態(tài) 表1 555定時器功能表（三） 多謝振蕩器當輸入端6號管腳和2號管腳相連時，定時器就構成了遲滯比較器。如果讓遲滯比較器的輸入端電平在高低電平間變換，就可以在遲滯比較器的輸出端得到一定頻率的多諧波。 基于這種思想，首先將定時器的輸入端th、tr（6、2管腳）連接，即可得到一個施密特觸發(fā)器。外接電阻電容，就可以構成一個多諧振蕩器。電路圖如圖4所示。 圖4 多諧振蕩器組成圖 充電：當電路剛開始工作時，電容c1上的電荷量量為零，輸出vo為高電平，且管腳7呈現(xiàn)高阻態(tài)。此時電源

18、vcc通過r0、r1對電容c1進行充電，當電容c1兩端的電壓為3/2vcc時充電時間7管腳接地且輸出vo為低電平，則電容c1通過r1接地放電，當容兩端電壓降到1/3vcc時放電時間管腳7截止，電容c1又進入到放電階段。充放電波形圖如圖5所示。 圖5 振蕩器充放電波形圖 （四）參數(shù)的確定 多謝振蕩器的震蕩周期 =1s，取電容c1為10uf，則計算得r1=r2=48k，輸出矩形波占空比q=/+=2/3。3.2.3計數(shù)電路 該電路的計數(shù)設計利用74ls160十進制計數(shù)器實現(xiàn)，所選芯片為脈沖前沿觸發(fā)方式。該芯片不僅可以實現(xiàn)計數(shù)功能，還可以被用來設計其他功能電路，如控制電路等。電子鐘有時、分、秒三種時間

19、單位，其中時的計數(shù)進制采用24小時制，分、秒都為60進制，60秒為1分鐘，60分為1小時。時、分、秒的顯示位數(shù)都是兩位數(shù)。秒的單位為最小單位，當秒計數(shù)器計數(shù)值為59時并在下一個脈沖信號到來時，秒計數(shù)器清零，分計數(shù)器計數(shù)值加一。當分計數(shù)器的技術數(shù)值達到60時，分計數(shù)器清“0”，同時時計數(shù)器加1。秒分計數(shù)器為60進制計數(shù)器，時計數(shù)器的進制為24。74ls160為十進制計數(shù)器，可以實現(xiàn)上述的功能。當時進行十進制計數(shù)；當時，完成預置數(shù)碼功能。用于“秒鐘、分鐘、時鐘”的個位計數(shù)時，不需作任何改進。但分、秒的十位計數(shù)器必須為6進制，時的十位計時器為2進制。十進制計數(shù)器74160引腳功能如表2所示引腳號引腳

20、名功能1mr清零（低電平有效）2cp時鐘輸入端3、4、5、6d0、d1、d2、d34數(shù)據(jù)輸入端7、10ent、enp控制使能端 8gnd接地端9load置數(shù)端（低電平有效）11、12、13、14q3、q2、q1、q04數(shù)據(jù)輸出端15tc進位輸出端16vcc電源 表2 74160引腳功能表（一）60進制計數(shù)器的設計工作原理秒、分都都為同一種進制計數(shù)器，即60進制計數(shù)器。因為74160為十進制計數(shù)器，因此需要兩片74160來設計一個60進制計數(shù)器。為滿足電路的需要第一片芯片不改變其進制，仍是十進制，第二片芯片的進制數(shù)改為6進制，所以要對第二篇計數(shù)器進行修改。74160有異步復位和同步置數(shù)的功能，所

21、以160計數(shù)值的設計有兩種方式：一、有異步復位，二、同步置數(shù)。本電路采用同步置數(shù)，且u2的預置數(shù)設置為0000，當u1、u2的計數(shù)值為59時，則在下一個脈沖前沿到來時，u1、u2應當全部輸出為“0”，所以應當在u1、u2的計數(shù)值為59時使u2裝入預置數(shù)0000。由以上分析不難看出將q0、q2接到一個兩輸入與非門，并將輸出連接到u2的預置數(shù)輸入引腳上，即可得到一個60進制的計數(shù)器。該技術器的進位輸出端為u2的進位輸出端。電路圖如圖6所示 圖6 60進制計數(shù)器電路圖（二）24進制計數(shù)器的設計 電路工作原理 該計數(shù)器的要求是：當計數(shù)器u2、u1的計數(shù)值分別為2、3時，分、秒計數(shù)器的計數(shù)值都為59時，

22、計數(shù)器要清零。由于u1、u2之間采用的是異步進位的方式，如果采用同步置數(shù)法，則u1、u2不可能同時清零，所以只能采用異步復位法。時、分、秒計數(shù)器要在23時59分59秒全部清零，由于異步清零的速度很快，所以要在時計數(shù)器計數(shù)值為24的時候輸入復位信號。將計數(shù)器u1的輸出端q2和計數(shù)器u2輸出端q2連接到兩輸入與非門u4輸入端。并將與非門的輸出端接至u1、u2的復位端mr。 電路圖如圖7所示 圖7 24進制計數(shù)器電路圖3.2.4 校時電路（一）校時電路的要求 時、分校時器在校時互不影響（二）電路工作原理任何數(shù)字鐘都會在長時間跑時和重啟時都會有和規(guī)定時間有誤差，這時就需要進行時間調(diào)整。本電路校時電路實

23、現(xiàn)的方法是采用脈沖觸發(fā)校時，即將時、分的個位計數(shù)器的時鐘信號輸入端clk通過一個開關連接到電源vcc，隨著開關的開啟閉合，時鐘信號的輸入端clk接收到一些列脈沖信號。如果時鐘信號的輸入端clk接收到脈沖信號，則計數(shù)器就會加一。 校時電路圖如圖8 圖8 校時電路圖3.2.5 整點報時電路（一)要求 1.當時鐘顯示整點時間時，電路自動有提示音響起。 2.提示音響一段時間后能自動停止。(二)設計原理 數(shù)字鐘會在59分59秒時下一個脈沖到來時達到整點，因此可以將分計數(shù)器個位u1的q3、q0管腳，計數(shù)器十位u2的q2、q0管腳作為整點報時輸出信號去控制蜂鳴器的開啟和關閉。在這里選用的是有源壓電型蜂鳴器，

24、該蜂鳴器主要有多諧震蕩器、壓電蜂鳴箱、阻抗匹配器及共鳴箱、外殼組成。如果在蜂鳴器的兩輸入端加上直流電壓時，蜂鳴器就會產(chǎn)生響聲。當采用59分報時時，報時時間為一分鐘，為了延長報時時間，本電路的報時時間定在58分。報時電路圖如圖9所示 圖9 報時電路圖3.2.6 譯碼與顯示電路 譯碼顯示電路如圖10所示 圖10 譯碼與顯示電路圖（一）譯碼與顯示電路中主要器件的介紹 （1）七段譯碼器74ls48能介紹 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行“翻譯”，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉換、終端的數(shù)字顯示，還用

25、于數(shù)字分配，存儲器尋址和組合控制信號等。譯碼器可以分為通用譯碼器和顯示譯碼器兩大類。在電路中用的譯碼器是共陰極譯碼器74ls48，用74ls48把輸入的8421bcd碼abcd譯成七段輸出a-g，再由七段數(shù)碼管顯示相應的數(shù)。 74ls48的管腳lt、rbi、bi/rbo都是低電平是起作用，作用分別為：lt為燈測檢查，用lt可檢查七段顯示器個字段是否能正常被點燃。bi是滅燈輸入，可以使顯示燈熄滅。rbi是滅零輸入，可以按照需要將顯示的零予以熄滅。bi/rbo是共用輸出端，rbo稱為滅零輸出端，可以配合滅零輸出端rbi，在多位十進制數(shù)表示時，把多余零位熄滅掉，以提高視圖的清晰度。也可用共陰譯碼器7

26、4ls248，cd4511。 74ls48芯片的引腳圖如圖11所示 圖11 74ls48引腳圖（2）數(shù)碼管數(shù)碼管也叫l(wèi)ed數(shù)碼管，數(shù)碼管按段數(shù)可分為七段數(shù)碼和八段數(shù)碼管，八段數(shù)碼管比七段數(shù)碼不同之處就是，八段數(shù)碼管比七段數(shù)碼管多一個單元（多一個小數(shù)點顯示）。按發(fā)光二極管單元連接方式可分為共陽極數(shù)碼管和共陰極數(shù)碼管。共陽數(shù)碼管是指將所有發(fā)光二極管的陽極接到一起形成公共陽極(com)的數(shù)碼管，共陽數(shù)碼管在應用時應將公共極com接到+5v，當某一字段發(fā)光二極管的陰極為低電平時，相應字段就點亮，當某一字段的陰極為高電平時，相應字段就不亮。共陰數(shù)碼管是指將所有發(fā)光二極管的陰極接到一起形成公共陰極(com

27、)的數(shù)碼管，共陰數(shù)碼管在應用時應將公共極com接到地線gnd上，當某一字段發(fā)光二極管的陽極為高電平時，相應字段就點亮，當某一字段的陽極為低電平時，相應字段就不亮。 本電路采用的是共陰極數(shù)碼管，其輸入段連接的是7448七段譯碼器。由于7448的高電平輸出電流小，不足以驅動數(shù)碼管，所以需要一個驅動電路。由于數(shù)碼管是共陰極數(shù)碼管，所以驅動電路可以在數(shù)碼管的輸入端通過一組1k電阻接到電源vcc。 74ls48的功能表如表4所示 表3 7448的功能表（二） 電路的工作原理譯碼器是將輸入的二進制代碼翻譯成電路所需要的相應輸出信號以表示編碼時所賦予原意的電路。常見的集成譯碼器有38譯碼器、二進制譯碼器、二

28、十制譯碼器和bcd7段譯碼器、數(shù)碼管用來顯示計時器輸出的結果。但是7段譯碼器的譯碼顯示電路框圖如圖12所示。 圖12 計數(shù)譯碼顯示電路框圖3.2.7驗燈電路 電路圖如圖13所示 圖13 驗燈電路圖設計原理由于該電路使用的數(shù)碼管比較多，在電子鐘的使用中難免會出現(xiàn)數(shù)碼管的某個段損壞。一但有數(shù)碼管損壞，就很難判斷問題出在電路上還是數(shù)碼管上，所以本數(shù)字鐘電路設計了驗燈電路，這樣一來就很快檢測出問題是出在電路上，還是在lcd上，減少了檢查電路的時間，提高了效率。7748的lt為燈測輸入端，低電平有效。當lt接收到0時，不管其他輸入為何狀態(tài)，其輸出ag輸出都為1。7448正常工作時，驗燈輸入端lt應當接高

29、電平，只有在需要驗燈時lt端才接低電平0。因此lt端應當連接到電源vcc。為了能隨時可以控制lt 端的電平高低，在vcc與lt端的連線間并聯(lián)一個開關，開關的另一端接地。當開關閉合時，電源vcc直接接地，由于電流過大會損害電源，所以在電源與lt之間加上一個限流電阻，其阻值在幾百歐姆到幾千歐姆都可。4 整機工作流程綜述555構成的振蕩器產(chǎn)生頻率為1kz的矩形波時鐘信號，然后將時鐘信號經(jīng)反向接入到60進制秒計數(shù)器的個位時鐘信號輸入端，當秒計數(shù)器計數(shù)值達到60時，分計數(shù)器加一，當分計數(shù)器的計數(shù)值達到58時，說明此時已接近整點，蜂鳴器響起。分計數(shù)器歸零時后蜂鳴器停止工作，并且24進制時計數(shù)器加一。時、分

30、、秒的計數(shù)值經(jīng)譯碼后在數(shù)碼管是顯示出來。4.1 數(shù)字電子鐘的仿真與pcb圖4.1.1電子鐘仿真圖 數(shù)字電子鐘仿真圖如14所示 圖14 數(shù)字電子鐘的仿真圖4.1.2數(shù)字電子鐘pcb圖 數(shù)字電子鐘pcb圖如圖15所示 圖15 數(shù)字電子鐘的pcb圖 總結1.1 在設計設計分、秒計數(shù)器中，分、秒計數(shù)器不能出現(xiàn)60的數(shù)字輸出，只能在59數(shù)字輸出的下一個脈沖前沿到來時計數(shù)器清零。在剛開始開始無法實現(xiàn)這個設計，最后發(fā)現(xiàn)原因出在剛開始設計時沒有留心74ls160的觸發(fā)方式。最后我采用異步方式，并將個位芯片的進位輸出經(jīng)過非門后連接到十位的時鐘信號的輸入端。由此可以看出再設計時序電路時嗎，一定要了解芯片的觸發(fā)方式。1.2 在設計整體復位電路和驗燈電路時，也遇到了一定的困難。在電路正常工作時期計數(shù)器的復位輸入端mr、七段譯碼器的驗燈輸入端lt都是接高電平，所以當在其連線間并聯(lián)一個接地的開關時，當開關閉合時，雖然能實現(xiàn)計數(shù)器復位和數(shù)碼管的驗燈，但同時電源vcc也同時接地了。為了避免開關閉合時電流過大燒壞電源，我在電源和開關并聯(lián)的節(jié)點間串接了一個限流電阻。設計體會我在做畢業(yè)設計之前很少有接觸到硬件電路的設計，所以在剛開始著手畢業(yè)設計時，我感覺自己沒有一點思緒，此時此刻才感到動手能力的