數(shù)字錄音機設計

1、數(shù)字錄音機設計目錄1、課程設計的目的 32、課程設計的方案論證 73、設計的結(jié)果與分析 184、心得體會 185、參考文獻 19數(shù)字錄音機設計1課程設計的目的目的(1) 進一步加深對微機系統(tǒng)的理解和認識，提高微機系統(tǒng)的應用水平。(2) 進一步學習和掌握匯編語言程序的編寫和應用的方法，通過較大規(guī)模程序 的編寫，提高編寫匯編語言程序的水平和學習程序調(diào)試方法。(3) 進一步熟悉接口， DAC0832、ADC0809及定時計數(shù)器等芯片的使用。內(nèi)容與要求(1) 設計一個聲音錄放系統(tǒng)，通過傳感器及 ADC0809以每秒 5000 次的速率采 集語言信號，錄音 12 秒后，再以同樣的速率將語音數(shù)據(jù)通過 DA

2、C0832送出至喇 叭發(fā)聲(放音)。(2) 畫出系統(tǒng)的硬件連接圖。(3) 畫出程序流程圖并編寫程序?qū)崿F(xiàn)上述功能。各芯片工作原理及功能簡介(1) ADC0809ADC0809是 CMOS工藝制成的雙列直插式 8 位 A/D 轉(zhuǎn)換芯片，內(nèi)部采用逐 次逼近原理，單極性，量程為 0+5V。片內(nèi)部有 8 路模擬開關(guān)，可控制選擇輸入 8 個模擬量之中的一個，并帶有三態(tài)輸出鎖存緩沖器，可直接與CPU 總線連接，不需要外部鎖存器，是應用較廣泛的一種 A/D 轉(zhuǎn)換芯片。 ADC0809 內(nèi)部結(jié)構(gòu)ADC0809內(nèi)部由兩部分電路組成：第一部分： 8 路模擬通道選擇開關(guān)，地址鎖存器和譯碼器。第二部分：比較器、 8 位

3、逐次逼近寄存器 SAR、8位開關(guān)樹型 D/A 轉(zhuǎn)換電路、 控制邏輯、三態(tài)輸出緩沖鎖存器。工作原理：由 ADDA、ADDB、ADDC 及 ALE選擇 8 個模擬量之一，并通過通 道選擇開關(guān)加至比較器一端。 由START信號啟動 A/D轉(zhuǎn)換開始且 SAR清 0。在 CLOCK 的控制下，將 SAR從高位逐次置 1，并將每次置位后的 SAR送 D/A 轉(zhuǎn)換器轉(zhuǎn)換成 與 SAR中數(shù)字量成正比的模擬量。 DAC 的輸出加至比較器的另一端與輸入的模擬 電壓進行比較，若Vi大于等于 V0保留SAR中該位的 1；若Vi小于V0則該位清 0。 經(jīng)過 8次比較（ 8個CLOCK）后， SAR中的 8位數(shù)字量即是結(jié)

4、果。在 OE有效時， 將 SAR中的 8 位二進制數(shù)輸出至鎖存器，并通過 D7D0輸出，同時發(fā)出 EOC轉(zhuǎn) 換結(jié)束信號。 ADC0809 引腳功能如下：IN0IN7 ：8 路模擬輸入通道。D0D7 ：8 位數(shù)字量輸出端。START : 啟動轉(zhuǎn)換命令輸入端，由 1 0 時啟動 A/D 轉(zhuǎn)換，要求信號寬 度 100nOE ：輸出使能端，高電平有效ADDA 、ADDB 、ADDC : 地址輸入線，用于選通 8 路模擬輸入中的一路進 入 A/D 轉(zhuǎn)換。其中 ADDA 是 LSB 位，這三個引腳上所加電平的編碼為000111 ，分別對應 IN 0 IN 7 ，例如，當 ADDC=0 ， ADDB=1 ，

5、 ADDA=1 時， 選中 IN 3 通道。ALE ：地址鎖存允許信號。用于將 ADDAADDC 三條地址線送入地址鎖存 器中。EOC ：轉(zhuǎn)換結(jié)束信號輸出。轉(zhuǎn)換完成時， EOC 的正跳變可用于向 CPU 申 請中斷，其高電平也可供 CPU 查詢。CLK ：時鐘脈沖輸入端，要求時鐘頻率不高于 640KHZ 。REF（+）、REF（-）：基準電壓，一般與微機接口時， REF（-）接 0V 或 -5V ， REF （+）接 +5V 或 0V 。（2）DAC0832DAC0832是用 COMS工藝制成的雙列直插式 8 位 D/A 轉(zhuǎn)換芯片，內(nèi)部采用 T 型電阻網(wǎng)絡，數(shù)字輸入有輸入寄存器和 DAC寄存器

6、兩級緩沖，可以雙緩沖、單緩 沖或直接輸入方式連接。片選信號：輸入低電平有效，與 ILE相配合，可對寫信號 是否有效起到控制 作用ILE允許鎖存信號：輸入高電平有效。輸入鎖存器的鎖存信號由 ILE， ， 的邏輯組合產(chǎn)生。 當 ILE為高電平、 為低電平、 輸入負脈沖時， 在 端產(chǎn)生正脈沖。 當 為高電平時，輸入鎖存器的狀態(tài)隨著數(shù)據(jù)輸入線的狀態(tài)變化， 的負跳變將數(shù) 據(jù)線上的信息打入輸入鎖存器。寫信號 1：輸入低電平有效。當 ， ，ILE均為有效時，可將數(shù)據(jù)寫入 8 位輸 入鎖存器。寫信號 2：輸入低電平有效。當其有效時，在傳送控制信號 的作用下，可將 鎖存在輸入鎖存器的 8 位數(shù)據(jù)送到 DAC寄存

7、器。數(shù)據(jù)傳送控制信號：輸入低電平有效。當 ， 均有效時，則在 端產(chǎn)生正脈 沖。當 為高電平時， DAC寄存器的輸出和輸入鎖存器的狀態(tài)一致，的負跳變將輸入鎖存器的內(nèi)容打入 DAC寄存器?；鶞孰妷狠斎攵耍嚎稍?10 V范圍內(nèi)調(diào)節(jié)。DI7DI0：8 位數(shù)字輸入量輸入端。Iout1：DAC的電流輸出 1。當 DAC寄存器各位均為 1 時，輸出電流最大；當 DAC寄存器各位均為 0 時，輸出電流為 0。Iout2 ： DAC的電流輸出 2。 與 的和為一常數(shù)，一般單極性輸出時 接地， 在雙極性輸出時接運放。Rfb ：反饋電阻引腳。在 DAC0832芯片內(nèi)部有一個反饋電阻，可作為外部運 算放大電路的反饋電

8、阻用。（3）可編程計數(shù) / 定時接口芯片 82538253 內(nèi)部結(jié)構(gòu) 數(shù)據(jù)總線緩沖器該緩沖器為 8 位雙向三態(tài)的緩沖器， 8 根數(shù)據(jù)線 D 0 D 7 可直接掛在 CPU 數(shù)據(jù)總線上。 讀/ 寫控制邏輯它是 8253 內(nèi)部操作的控制部分，它決定三個計數(shù)器和控制字寄存器中哪一 個能進行工作，并控制內(nèi)部總線上數(shù)據(jù)傳送的方向。 控制字寄存器接收從 CPU 來的控制字， 并由控制字的 D7 、D6 位的編碼決定該控制字寫 入哪個計數(shù)器的控制寄存器，控制寄存器只能寫入，不能讀出。 計數(shù)器8253 有 3 個獨立的計數(shù)器通道，每個通道的結(jié)構(gòu)完全相同，如圖 所示。 每一個通道有一個 16 位減法計數(shù)器；還有

9、對應的 16 位初值寄存器和輸出鎖存 器。每個計數(shù)器都可以對其 CLK 輸入端輸入的脈沖按照二進制或 BCD 碼從預置 的初值開始進行減 1 計數(shù)，當減至 0 時，從 OUT 端輸出一個信號，計數(shù)的開 始由軟件啟動或硬件門控信號 GATE 控制。計數(shù)開始前寫入的計數(shù)初值存于初值 寄存器；計數(shù)過程中，減法計數(shù)器的值不斷遞減，而初值寄存器中的初值不變。 輸出鎖存器則用于寫入鎖存命令時鎖定當前計數(shù)值。當 8253 用作計數(shù)器時， 加在 CLK 引腳上脈沖的間隔可以是不相等的； 當它 用作定時器時， 則在 CLK 引腳應輸入精確的時鐘脈沖， 8253 所能實現(xiàn)的定時時 間，取決于計數(shù)脈沖的頻率和計數(shù)器

10、的初值。對 8253 來講，外部輸入到 CLK 引腳上的時鐘脈沖頻率不能大于 2MHZ ， 否則需分頻后才能送到 CLK 端。（ 4）可編程并行 I/O 接口芯片 8255A 并行輸入 / 輸出端口 A、B、C8255A 芯片具有 24 個可編程輸入輸出引腳，分成 3 個 8 位端口，其中： 端口 A 包含一個 8 位數(shù)據(jù)輸出鎖存 / 緩沖寄存器和一個 8 位數(shù)據(jù)輸入鎖存 器；端口 B 包含一個 8 位數(shù)據(jù)輸入 / 輸出、鎖存 / 緩沖寄存器和一個 8 位數(shù) 據(jù)輸入緩沖寄存器；端口 C 包含一個輸出鎖存 / 緩沖寄存器和一個輸入緩沖寄 存器。必要時端口 C 可分成兩個 4 位端口，分別與端口

11、A 與端口 B 配合工作， 通常將端口 A 和端口 B 定義為輸入 / 輸出的數(shù)據(jù)端口，而端口 C 可作為狀態(tài) 或控制信息的傳送端口。A 組和 B 組控制部件端口 A 與端口 C 的高 4 位 （PC 7 PC 4） 構(gòu)成 A 組，由 A 組控制部件 實現(xiàn)控制功能，端口 B 與端口 C 的低 4 位（ PC 3 PC 0 ）構(gòu)成 B 組，由 B 組控制部件實現(xiàn)控制功能。 它們各有一個控制單元， 可接收來自讀 / 寫控制部件 的命令和 CPU 通過數(shù)據(jù)總線（ D7D0）送來的控制字，并根據(jù)它們來定義各個 端口的操作方式。 數(shù)據(jù)總線緩沖器這是一個三態(tài)雙向 8 位數(shù)據(jù)緩沖器，它是 8255A 與 8

12、086CPU 之間的數(shù)據(jù) 接口， CPU輸入輸出的數(shù)據(jù)， CPU輸出的控制字以及外設的狀態(tài)信息都是通過這 個緩沖器進行傳送。 讀 / 寫控制部件這是 8255A 內(nèi)部完成讀 / 寫控制功能的部件，它與 CPU 的地址總線及有 關(guān)的控制信號相連，接收 CPU 的控制命令，并根據(jù)它們向片內(nèi)各功能部件發(fā)出 操作命令（5）74LS138譯碼器74LS138是 3-8 線二進制譯碼器，它有 3 個輸入端， 8 個輸出端，輸出低電平 有效。該器件 3 個輸入端 A、B、C接受二進制碼，其輸出端 Y0Y7工 8 條譯碼 輸出線。除此之外，還有 3 個使能控制端 G、G2A、G2B，目的在于靈活應用并組 合各

13、種電路。只有當 G=0，同時 G2A +G2B=0時，譯碼器工作，否則，譯碼器功能 被禁止。2設計方案論證 總體設計思想根據(jù)設計要求，本次數(shù)字錄音機的匯編語言設計所需芯片有模數(shù)轉(zhuǎn)換芯片 ADC0809、數(shù)模轉(zhuǎn)換芯片 DAC0832、定時計數(shù)器 8253、可編程并行 I/O 接口 8355A 及譯碼器 74LS138。設計過程可簡述為：利用傳感器和 ADC0809采集語音數(shù)據(jù)， 以每秒 5000 的速率采集 IN0 輸入的語音數(shù)據(jù)并存入內(nèi)存，共采集數(shù)據(jù) 60000 個， 即錄音 12 秒。 DAC0832進行數(shù)模轉(zhuǎn)換，以同樣的速率將數(shù)據(jù)送 DAC0832使喇叭 發(fā)聲。 8253用作定時，定時，設

14、置成方式 0，計數(shù)初值為 200。8253計數(shù)器 0 的 OUT0與8255A的PA0連接，利用 PA0查詢 OUT0電平，如果為高點平則表示定 時時間到。用譯碼器 74LS138對地址線進行譯碼以產(chǎn)生各接口芯片所需的信號。硬件連接圖圖 1 硬件連接圖各芯片的作用及工作方式（1）ADC0809在本次設計中的作用及工作方式ADC0809 作數(shù)據(jù)采集用，用來采集 12 秒的語音信號并保存到相應的存儲單 元。對 ADC0809的 8個模擬通道，這里是用數(shù)據(jù)總線的低 8 位 D2、D1、D0來控 制 ADC 的通道選擇信號 ADDC、ADDB、ADDA，以實現(xiàn)選擇其中之一模擬通道輸入。 在本次設計中，

15、初始值為 000（D2=0、D1=0、D0=0），即選擇 IN0 通道進行數(shù)據(jù) 采集，然后使 ADC0809的 ALE、START有效， START和 ALE信號通過 CPU向選中 的通道口執(zhí)行一條輸出指令， 啟動 A/D 轉(zhuǎn)換。轉(zhuǎn)換結(jié)束后， 發(fā)出 EOC信號，當 EOC 為高電平時，可供 CPU查詢，讀取每次采集的 A/D 轉(zhuǎn)換結(jié)果。當 CPU知道轉(zhuǎn)換已 完成，執(zhí)行一條輸入指令使 OE 信號有效，此時輸出緩沖器被打開，數(shù)據(jù)送到數(shù) 據(jù)總線。系統(tǒng)時鐘經(jīng)分頻后接到 ADC0809芯片的時鐘引腳 CLK上。（2）DAC0832在本次設計中的作用及工作方式在本次設計中， 我使用的 DAC0832采用直

16、通方式與 CPU連接，從硬件圖中可 以看出，該片 DAC0832只有一個端口地址，即 88H。DAC0832的 ILE信號與 +5V 連在一起， 、WR1和 WR2均接地，總是有效的， DAC0832的輸入寄存器和 DAC 寄存器均處于選通狀態(tài)，只要 CPU 想 88H 端口執(zhí)行一條輸出指令，就會使 XFER 有效， CPU輸出繁榮數(shù)字量就會順利通過 DAC0832的兩個寄存器，然后進行 D/A 轉(zhuǎn)換，在運算放大器的輸出端得到轉(zhuǎn)換結(jié)果（3）8253、8255A在本次設計中的作用及工作方式8253在本次設計中用作定時，工作于方式 0，與 8255A連接使用完成定時操 作。 8255A采用工作方式

17、 0 進行輸入操作，工作方式 0是 8255A個端口的基本輸 入輸出方式， CPU 可從指定端口輸入信息，也可向指定端口輸出信息。當 8253 寫入方式 0 控制字后，計數(shù)輸出端 OUT0 立即變?yōu)榈碗娖剑⑶以谟嫈?shù)過程中一 直保持低電平，當計數(shù)完成時， OUT0 輸出變?yōu)楦唠娖健?8253 計數(shù)器 0 的 OUT0 與 8255A 的 PA0 連接，因此可通過查詢 PA0 是否為 1，判斷計數(shù)是否完成。計數(shù) 完成，則表示定時時間到。（4）74LS138在本次設計中的作用譯碼器 74LS138對地址線進行譯碼以產(chǎn)生各接口芯片所需的信號流程圖圖 2 主程序流程圖具體實現(xiàn)方法圖 4 放音子程序流程

18、圖圖 5 延時子程序?qū)崿F(xiàn)該聲音錄放系統(tǒng)功能的程序可以分為以下四個部分：（1）主程序主程序的主要任務是對 8253、8255A進行初始化， 實現(xiàn)錄、放音的功能調(diào)用。 8253 初始化設置8253 在程序中設置成方式 0，計數(shù) 200，定時8253工作方式控制字： B，即 10H；選擇通道 0，方式 0，只讀寫的、低 8 位設 8253 輸入時鐘信號的頻率為 1MHZ計數(shù)初值 = ms/=200控制字端口地址為： 81H計數(shù)器 0 端口地址為： 80H 8255A 初始化設置8255A控制字： B，即90H；方式 0，A口輸入控制字端口地址為： 85HA 口地址為： 84H 調(diào)用錄、放音子程序首先

19、 DOS 功能調(diào)用，顯示錄音提示信息，然后 BIOS功能調(diào)用，讀鍵盤緩沖 區(qū)字符，等待鍵盤輸入，若無鍵按下，繼續(xù)等待；有鍵按下，則調(diào)用錄音子程序， 錄音 12 秒。清除鍵盤緩沖區(qū)后，再進行放音子程序的調(diào)用。（2）A/D 錄放音子程序根據(jù)設計要求， ADC0809要以每秒 5000的速率采集語音數(shù)據(jù)，錄音 12 秒， 因此共需采集 500012=60000個數(shù)據(jù)，計數(shù)器 CX=60000。選擇 IN0通道進行數(shù)據(jù)采集（ D2=0、D1=0、D0=0），尋址 A/D 轉(zhuǎn)換啟動端口 地址， CPU向 IN0通道執(zhí)行一條輸出指令，啟動一次 A/D 轉(zhuǎn)換。尋址 EOC狀態(tài)端 口地址，讀取 EOC狀態(tài)，測

20、試轉(zhuǎn)換是否結(jié)束，未完則繼續(xù)等待，轉(zhuǎn)換完成后，則 尋址 ADC0809轉(zhuǎn)換結(jié)果端口， CPU執(zhí)行一條輸入指令，取 A/D 轉(zhuǎn)換結(jié)果。A/D 轉(zhuǎn)換啟動端口地址： 8CH轉(zhuǎn)換結(jié)果端口地址： 90HEOC狀態(tài)端口地址： 94H（3）D/A 放音子程序置數(shù)據(jù)區(qū)首址至 SI，計數(shù)器 CX=60000。從數(shù)據(jù)區(qū)取數(shù)據(jù)， 尋址 DAC端口地址， CPU執(zhí)行一條輸出指令，進行 D/A 轉(zhuǎn)換。DAC端口地址為： 88H（4）延時子程序DELAY是延時 ms 的子程序?qū)?8253 計數(shù)器 0 的 OUT0輸入到 8255A 端口，測試 PA0是否為 1，若不為 1， 則表示 8253 未計數(shù)完，繼續(xù)查詢，如果為 1

21、，則表示 8253 計數(shù)完成，定時時間 到。課程設計的程序編寫NAME EXAMPLEDATA SEGMENTBUF DB 60000 DUP（）MESS1 DB NOW READAY TO RACOR，D0DH， 0AH, $MESS2 DB NOW PLAY THE RECORDING! , 0DH,0AH, $DATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATASTART:MOV DX,81H ；指向 8253 控制口MOV AL,10H ；控制字：選擇通道 0，方式 0，只讀寫的、低 8 位OUT DX, AL；送控制字MOV DX, 85H；指向 8

22、255A 控制口MOV AL, 90H；控制字：方式 0，A 口輸入OUT DX, ALMOV AX, DATAMOV DS, AXMOV DX, OFFSET MESS1MOV AH,09HINT 21H；顯示錄音提示信息WAIT: MOV AH,01HINT 16H；讀鍵盤緩沖區(qū)字符，是否有鍵按下JZ WAIT；無鍵按下，繼續(xù)等待CALL READ；有鍵按下，調(diào)用錄音子程序MOV DX, OFFSET MESS2MOV AH, 09HINT 21H；顯示放音提示信息MOV AL, 07HMOV AH, 0CHINT 21H；清除鍵盤緩沖區(qū)RE: MOV AH,01HINT 16H；讀鍵盤緩

23、沖區(qū)字符，是否有鍵按下JZ RE；無鍵按下，繼續(xù)等待CALL PLY；有鍵按下，調(diào)用放音子程序CMP AL, 20H；是空格嗎JZ RE；不是，繼續(xù)循環(huán)MOV AH, 4CH；是，子程序返回INT 21HREAD PROC NEARMOV DI, OFFSET BUFMOV CX,60000READ1: MOV AL,00HMOV DX,8CHOUT DX,ALMOV DX,94HREAD2: IN AL, DXTEST AL,80HJZ READ2MOV DX, 90HIN AL, DXMOV DI,ALINC DICALL DELAYLOOP READ1RETREAD ENDPPLY PR

24、OC NEARMOV SI,OFFSET B UFMOV CX,60000PLY1: MOV AL, SIMOV DX, 88HOUT DX,AL； 尋址數(shù)據(jù)區(qū)；裝入計數(shù)器 CX=60000；選擇 IN0 通道； DX指 A/D 轉(zhuǎn)換啟動端口地址； 啟動 A/D 轉(zhuǎn)換； 尋址 EOC狀態(tài)端口地址；取 EOC狀態(tài)；測試轉(zhuǎn)換是否結(jié)束；未完，則等待；尋址數(shù)據(jù)端口；取 A/D 轉(zhuǎn)換結(jié)果；存到數(shù)據(jù)區(qū)；尋址下一單元； 延時； 重復 60000 次；尋址數(shù)據(jù)區(qū)；裝入計數(shù)器 CX=60000；從數(shù)據(jù)區(qū)取數(shù)據(jù)；尋址 DAC；發(fā)送到 DACINC SI；尋址下一單元CALL DELAY；延時LOOP PLY1RE

25、TPLY ENDPDELAY PROC NEARMOV DX, 80H；指向 8253 計數(shù)器 0 端口MOV AL, 200OUT DX, AL；寫入計數(shù)初值 200MOV DX, 84H；指向 8255A 的 A 端口XX: IN AL,DX；將計數(shù)器 0 的 OUT0 輸入到 8255A 的 A 口TEST AL,01H；測試 PA0=1JZ XX；不等于 1，計數(shù)未完，繼續(xù)等待RET；等于 1，子程序返回DELAY ENDPCODE ENDSEND START3設計結(jié)果與分析設計結(jié)果（1）用編輯程序建立 .ASM 源程序在 DOS提示符下鍵入 C：ASMEDIT 編, 輯文件名為的源文

26、件。（2）用MASM程序把.ASM文件轉(zhuǎn)換成.OBJ文件，輸入命令 C：ASMMASM PAN, 匯編成 OBJ文件。（3）用 LINK程序把 .OBJ文件轉(zhuǎn)換成 .EXE文件，匯編無錯后，輸入 C：ASMLINKPAN，將目標文件生成可執(zhí)行程序（4）在 DOS下直接鍵入文件名運行該程序。（5）用 DEBUG程序調(diào)試、修改，輸入 C：ASMDEBUG ，用單步、設置斷點 等方式對程序進行調(diào)試。利用命令 T、G調(diào)試，實現(xiàn)了 12s 的錄音及放音。分析在本實驗中，充分利用學過的匯編語言程序設計能力，在了解了數(shù)字錄音技 術(shù)的基本原理后，通過對 A/D 轉(zhuǎn)換器與 D/A 轉(zhuǎn)換器的使用，以及利用 8253和 8255 芯片實現(xiàn)延時功能，成功完成了數(shù)字錄音機的設計。測試實驗結(jié)果時，實現(xiàn)功能 有 12s 錄音功能、放音功能、重復放音功能。其中，提示信息為中文提示，清楚 明了，達到設計要求。4設計體會在進行這次微機原理及其應用課程設計之前， 我