2006半導體與EDA產業(yè)回顧與2007年的展望

1、2006半導體與 EDA產業(yè)回顧與 2007年的展望本文為中國集成電路特約專稿：內容包括對 2006 年半導體和EDA產業(yè)發(fā)展的回顧/2007年半導體與EDA產業(yè) 發(fā)展的展望 /Cadence 扮演的角色和發(fā)展的回顧與展望。2006 業(yè)界回顧半導體市場正繼續(xù)成為電子設計自動化產業(yè)（EDA）最大的消費市場，并且是衡量電子產業(yè)整體健康狀況的理想的 體溫計一一而目前半導體產業(yè)看起來還是很健康的。EDA產業(yè)服務于電子產品的開發(fā)，并且可以通過產品開發(fā)過程中半 導體研發(fā)費用投入的提高進行衡量。EDA收入的增長有兩個促進因素。首先，從國際化到鼓 勵消費，電子產品的需求量正在增長。不過在所有的電子市 場板塊中

2、，有三方面是最為突出的，它們是：計算、消費和 通信市場。它們一起組成了半導體產量的絕大部分，而根據 美國半導體工業(yè)協(xié)會統(tǒng)計，其復合年均增長率將保持健康狀 態(tài)直到 2009 年。第二個因素是功能的大規(guī)模集成，這使得產品更加復雜， 需要更高的自動化程度， 才能及時上市， 同時設法降低成本。這些因素的共同影響為 EDA 帶來了豐收的一年記住EDA在產品開發(fā)中扮演的角色， 而半導體研發(fā)成本 投入將繼續(xù)增加的跡象預示著EDA健康發(fā)展的整體趨勢。 實際上在2006年，EDA產業(yè)的預計收入增幅將高于原先的預 期?？蛻舻某晒D化為 EDA產業(yè)的繼續(xù)成功。EDA扮演的更加重要的角色是對整個產品開發(fā)成本的影

3、響。EDA產業(yè)具備以更快的速度成長的潛力，企業(yè)解決方案 為我們的客戶帶來了真正的生產力的提升。半導體企業(yè)將會 更多地投入到EDA,以降低工程開發(fā)的工作量，而這部分仍 然是產品開發(fā)中成本和進度的最大影響因素。EDA的責任是提供創(chuàng)新和整合，從而減少產品開發(fā)的工作量和時間。由于 目前的細分市場和商業(yè)促進因素都很強，我們對此保持樂觀。2006年最重要的EDA產品開發(fā)有一個共同的因素， 那就 是圍繞解決影響企業(yè)工程開發(fā)領域的整體產品開發(fā)方面的 挑戰(zhàn)。EDA產業(yè)的領導者們似乎已經重新走回創(chuàng)新之路，并 為企業(yè)提供端到端解決方案。一些重要的發(fā)展包括解決功率、 DFM問題，以及對65納米工藝的強力支持。在200

4、6年里，EDA產業(yè)挺身而出，決定解決跨越設計團 隊界限的低功耗和功率管理問題。正在開發(fā)的多種解決方案 已經表明了這一話題的重要性。一套能夠通用的、被整個產 業(yè)所接受的功率格式的潛在影響是非常巨大的，該規(guī)則提供 從RTL設計開始一直到芯片實現(xiàn)和制造的完整的低功耗設計 流程，并且在每個步驟都必須考慮整個設計流程，以及工具 性能和設計師的設計。另外一個發(fā)展是有著代工廠全面支持的可靠的 65 納米 設計流程。大量的公司已經跳過了 90 納米，從 130 納米直 接過渡到 65 納米進行新的設計，這表明了客戶對 65 納米產 品價值的信心。 65 納米生產流程的一個重要的副作用 （關聯(lián) 問題）是可制造性

5、設計（DFM）繼續(xù)被稱為后 GDS處理和推 薦的設計規(guī)則所利用。我們已經開始看到這種挑戰(zhàn)帶來的附 帶結果使得企業(yè)在 DFM 市場中獲利。2007 年會有什么大突破？2007 年的大突破將會圍繞以真正的企業(yè)級的角度對待 我們的客戶所面臨的問題，以及我們?yōu)閷崿F(xiàn)他們的遠景而提 交的解決方案。功率、驗證、制造能力和進度等問題將需要 客戶關注整個企業(yè)藍圖。功率管理對于多數(shù)細分市場來說都是至關重要的，尤其 是先進工藝節(jié)點。當你解決了尺寸問題后，開始需要提供更 多功能時，就必須要解決功率問題。這對于最大量消費芯片 的消費、計算機和通信市場來說尤其如此。另外一個大突破將會是真正的系統(tǒng)級設計和驗證架構， 它能夠

6、實現(xiàn)低功耗設計、 大幅 IP 復用以及全面驗證。 即便是 在傳統(tǒng)的機械型產品中，電子器件也開始越來越普遍，因此 芯片和系統(tǒng)驗證已經成為重要的經濟因素。與功率一樣，電子器件的制造能力也將會成為整個企業(yè) 范圍的職責。為此，分析、糾正和防止制造過程中的物理效 應和變化的能力將會成為整個產品開發(fā)過程的職責。 在 2007 年，客戶將會尋找考慮制造性的企業(yè)設計系統(tǒng)，以解決 65 納米和 45 納米制造能力的問題。 在 2007 年，客戶將會對 EDA 用于支持 45 納米設計和制造的解決方案的準備狀況提出考 驗。目前 DFM 仍然圍繞對制造性問題的后期糾正。 隨著技術 融入到定制/模擬和SOC數(shù)字環(huán)境中

7、，真正的DFM將繼續(xù)涌 現(xiàn)。與功率一樣，某些制造性問題在微體系結構、設計和實 現(xiàn)階段被最好地處理，但這些信息必須在整個團隊和工具間 共享。在短期內，客戶將繼續(xù)使用有價值的 DFM startup 技 術分析和降低制造風險。很多 DFM startup 的缺陷在于他們 缺乏必要的設計和實現(xiàn)架構 ,用以支持優(yōu)化和預防， 而這正是 下一代 DFM 所需要的。 與過去一樣， 我們預期在這塊市場將 會有較大規(guī)模的整合。Cadence的2006回顧及2007展望在Cadence，我們采用了全面的方法解決設計問題。對 此我們有著很好的條件，因為我們有集合整個電子產業(yè)生態(tài) 系統(tǒng)的能力，并且能夠提供我們客戶所需

8、的端到端解決方案。 考慮到功率的設計與實現(xiàn)是我們在 2006 年已經著手解決的 一個領域，更多的解決方案將在 2007 年及以后不斷地推出。 另外一個領域是全方位驗證。我們最近推出了一個系統(tǒng)級方 法用于驗證，為更多應用市場的工程師所使用，并為我們的 客戶大幅縮短上市時間。Cadence在合作和標準化努力方面有著悠久的歷史?！癙ower Forward Initiative ”是由 Cadence 構想并發(fā)起的一個 業(yè)界合作組織，于 2006 年初開始努力推出了一個標準，創(chuàng) 造了統(tǒng)一的“通用功耗格式”(CPF表現(xiàn)IC功耗的規(guī)范，這清楚地表明了 Cadence 的標準化努力。標準化在當今業(yè)界勢在必

9、行，因為實在無法指明設計的 功耗意圖。在多功耗域、多重供應電壓和頻率變化的情況下 尤其如此。其結果是設計流程的支離破碎，因此很難實現(xiàn)自 動化。從很多業(yè)界領先企業(yè)獲得集體的專業(yè)技術，其中的幾個如 AMD、ARM、ATI、富士通、Freescale、NEC和臺積電，“PowerForward Initiative ”將會為低功耗設計創(chuàng)建更為系統(tǒng)的、綜合 的方法，為更高級的摸索和IP復用提供一個平臺。PowerForward Initiative會員已經在進行 CPF的確認，這是一種新的 開放規(guī)范語言， 可將所有特定功率設計、 約束和功能性需求， 例如多重供應電壓和電力關閉等捕獲在單一文件中。通過連

10、接設計、驗證和實現(xiàn)域，CPF實現(xiàn)了功耗降低方法的自動化，并提高可預測性。不再受低成品率或代價高昂 的重新投片的風險約束，設計團隊可以將時間和資源專注于 最重要的地方創(chuàng)新。在產生制造成本之前實現(xiàn)功能上和 結構上的驗證，并獲得更好的上市時間的機會，整個設計和 制造鏈上的企業(yè)都可以采用新的工藝尺寸，開始利潤豐厚的 低功耗設計項目。Cadence另外一個關注的領域也顯示了我們端到端的方 法，這就是驗證。最近我們推出了“ Cadence 企業(yè)系統(tǒng)級驗 證實現(xiàn)軟件、硬件和系統(tǒng)質量的可預測性。 ”這套針對企業(yè) 系統(tǒng)級（ESL驗證的解決方案是自動化硬件、嵌入式軟件和系統(tǒng)級驗證這三者在系統(tǒng)范圍管理和新的高性能引

11、擎的第 一次互相結合。該解決方案結合了 Cadence?R Incisive?R Plan-to-Closure Methodology ，拓展了傳統(tǒng)的電子系統(tǒng)級方法， 使其不僅圍繞系統(tǒng)工程師和 C級工具，還覆蓋了企業(yè)的其它 部分，創(chuàng)建了一條從可執(zhí)行計劃到系統(tǒng)級閉合的途徑。其結果是系統(tǒng)級質量的可預測性，將可為消費、網絡和 無線電子市場設計的復雜系統(tǒng)級芯片（SoC）減少高達50%的上市時間，在此大量的嵌入式軟件是其設計的一部分，而 驗證軟硬件互動是一個重要問題。展望新的一年，Cadence將會繼續(xù)以滿足客戶需求為中心，努力成為客戶“不可或缺的設計伙伴”。Cadence技術仍然是我們成功的關鍵，我們將為客戶提供需要的尖端的企業(yè) 解決方案。Cadence設計與驗證方案在2007年將會繼續(xù)發(fā)展 壯大。在驗證領域，客戶對于我們的全面解決方案一直十分 看重。我們不僅提供可完成主要功能的工具，還向客戶提供 方法學的改進。此外，對于我們與整個電子設計制造鏈的合 作伙伴在 2006 年推出的低功耗行動的工作，我們也將會繼 續(xù)跟進。在2007年，Cadence將會在2006年推出的 Space BaseRouter 和 Cadence Chip Optimizer 的基礎上， 為我們的實現(xiàn)平 臺 Virtuoso 和 Encounter 添加新的功能，以實現(xiàn)真正的 “Design-of-manu