0計算機組成與結(jié)構(gòu)課后習(xí)題及答案

1、計算機組成與結(jié)構(gòu)課后習(xí)題及部分答案第1章計算機系統(tǒng)概述1. 槪述計算機發(fā)展經(jīng)過了哪幾代2. 計算機由那些部分組成3. 計算機有哪些分類方法4. 計算機硬件系統(tǒng)的性能指標(biāo)有哪些5. 馮諾依曼計算機的主要設(shè)計思想是什么6. 什么是機器字長它對計算機性能有何影響7. 計算機的工作過程是怎樣的8. 計算機的應(yīng)用領(lǐng)域有哪些9. :迢從第三代計算機開始， C 技術(shù)出現(xiàn)并得到發(fā)展A.電子管B.晶體管C.集成電路D. CPU11. 馮諾依曼il算機中指令和數(shù)據(jù)都采用D 表示。A. 十進(jìn)制B.八進(jìn)制C.十六進(jìn)制D.二進(jìn)制12. 馮諾依曼計算機工作的基本方式的特點是BA. 多指令流單數(shù)據(jù)流B.按地址訪問并順序執(zhí)行

2、指令C.堆棧操作D.存儲器按內(nèi)容選擇地址13. 對于一個給左的程序，In表示執(zhí)行程序中的指令總數(shù)，pu表示執(zhí)行該程序所需CPU 時間，T為時鐘周期，f為時鐘頻率(T的倒數(shù))，Nc為CPU時鐘周期數(shù)。設(shè)CPI表示每 條指令的平均時鐘周期數(shù)，MIPS表示CPU每秒鐘執(zhí)行的百萬條指令數(shù)，請寫出如下 四種參數(shù)的表達(dá)式：(1) tcpu (2) CPI (3) MIPS Nc答： tc?u=NcXT(2) CPI=Nc/In(3) MIPS=In/(tcPuXlO6) = In/(NcXTX106)第2章數(shù)據(jù)的表示和運算1. 在泄點二進(jìn)制運算器中，減法運算一般是通過_D 來實現(xiàn)。A.原碼運算的二進(jìn)制減法

3、器B.補碼運算的二進(jìn)制減法器C.原碼運算的十進(jìn)制加法器D.補碼運算的二進(jìn)制加法器2. 假左下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是DA.B .11010110C.D.3.已知X為整數(shù)，且【XI滬，則乂的十進(jìn)制數(shù)值是BA. +155B.-101D. +1014.在機器數(shù) BC中，零的表示是唯一的。A 原碼B 補碼C 移碼D仮碼5. IEEE754標(biāo)準(zhǔn)32位浮點數(shù)格式中，符號位為1位，階碼為8位，它所能表示的最大規(guī)格化正數(shù)為A 。A. +(2-2-23)x2+127B.+ 2-23)x2+127c. +(2 -2-23)x2+225+127-2236. 某機字長32位，其中2

4、位為符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最大正 小數(shù)為 B 。A.+(l-2-32)B.+(l-231)7. 兩浮點數(shù)相加，求X+Y。已知：X=2ol-O./ Y=2loo-(-O.)8. 補碼一位乘法：設(shè)X=, Y=,求XY補9. %迢設(shè)機器字長16位?；曼c表示時，數(shù)值位15位，符號位1位；浮點表示時，階碼6位，其中階符1位；尾數(shù)10位，其中數(shù)符1位：階碼的基數(shù)為2。試求；(1) 定點原碼整數(shù)表示時，最大正數(shù)、最小負(fù)數(shù)各為多少(2) 定點原碼小數(shù)表示時，最大正數(shù)、最小負(fù)數(shù)各為多少(3) 浮點原碼表示時，最大浮點數(shù)和最小浮點數(shù)各為多少11. 寫岀下列各二進(jìn)制數(shù)的原碼、補碼和反碼。:0；

5、:。12. 設(shè)計用若干個全加器和若干個與門、或門實現(xiàn)的842碼十進(jìn)制加法器單元。13. 設(shè)有16個信息位，若果采用海明檢驗，至少需要設(shè)苣多少個校驗位應(yīng)放在哪些位程 答：需5個檢驗位，應(yīng)放在從低到髙的第1、2、4、8、16位匕14. X=,Y=用加減交替法原碼一位除計算X/Y的商和余數(shù)若用加減交替法補碼一位除結(jié)果 是多少(第3章存儲器層次結(jié)構(gòu)1. 存儲單元是指-OA.存放一個二進(jìn)制信息位的存貯元B.存放一個機器字的所有存貯元的集合C.存放一個字節(jié)的所有存貯元的集合D.存放兩個字節(jié)的所有存貯元的集合2. 微型計算機系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲器應(yīng)該采用 A。B. ROM和 ROM3. 主

6、存儲器是計算機系統(tǒng)的記憶設(shè)備，它主要用來CoA.存放數(shù)據(jù)B.存放程序C.存放數(shù)據(jù)和程序D.存放微程序4. 某計算機主存容量為64KB,其中ROM區(qū)為8KB,其余為RAM區(qū)，按字節(jié)編址。現(xiàn)在用4KX8位的EPROM芯片和8KX4位的SRAM芯片來設(shè)計該存儲器,則需要上述規(guī)格的 EPROM芯片數(shù)和SRAM芯片數(shù)分別是_B _。45,14,14D. 2,155. 雙端口存儲器所以能高速進(jìn)行讀/寫，是因為采用_DoA.高速芯片B.新型器件C.流水技術(shù) D.兩套相互獨立的讀寫電路6. 某DRAM芯片，英存儲容量為64KX16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D。,16,64,8,167. 用8KX8位S

7、RAM芯片設(shè)計一個64KX32位的存儲器，需要SRAM芯片數(shù)目是_ 片。A .64B. 32C. 16D. 248. EPROM 是指 D 。A. 隨機讀寫存儲器B.只讀存儲器C.可編程只讀存儲器D.紫外光可擦可編程只讀存儲器9. 交叉存儲器實質(zhì)上是一種多模塊存儲器，它用 A方式執(zhí)行多個獨立的讀寫操作。A.流水B.資源重復(fù)C.順序D.資源共享10. 用128KX8位的SRAM芯片設(shè)計一個總?cè)萘繛?12KX16位的存儲器，即能滿足字節(jié)存 取，又能滿足以16位字節(jié)的存取。畫出存儲器芯片的連接圖。11. 有一個512K*16的存儲器，由64K*1的2164RAM芯片構(gòu)成(芯片內(nèi)是4個128*128結(jié)

8、構(gòu)), 設(shè)讀/寫周期，問：總共需要多少個RAM芯片(2) 采用分散刷新方式，如單元刷新間隔不超過2ms,則刷新信號的周期是多少(3) 采用異步刷新方式，如單元刷新間隔不超過2ms,則刷新信號的周期是多少(4) 如果采用集中刷新，存儲器刷新一遍最少用多少時間答：(1) (51 施4)X(1&1)=128 片 2) 2*= us us(3) 刀128= = us(4) 128X=us12. 某機器中，已知有一個地址空間為0000H-1FFFH的ROM區(qū)域，先在用RAM芯片(8K*4) 形成一個16K*8的RAM區(qū)域，起始地址為2000H.假設(shè)RAM芯片有互和殛信號控制 端。CPU地址總線為A15-

9、A0,數(shù)據(jù)總線為D7D0,控制信號為肌叭讀/寫)，顧邁(當(dāng) 存儲器進(jìn)行讀寫操作時，該信號只是地址總線上的地址是有效地)。要求畫岀邏輯圖。13. 下圖表示一個DRAM經(jīng)由總線的讀操作時序，存取時間血到t2為60ns,刷新時間t2到 t3 為 40ns。(1) 存儲周期是多少(2) 假泄這個DRAM用I位輸出，它所支持的最大數(shù)據(jù)傳輸率是多少(3) 使用這些DRAM芯片構(gòu)成32位寬的存儲器系統(tǒng)，英產(chǎn)生的數(shù)據(jù)傳輸率是多少14.設(shè)某機主存容量為4MB, Cache容量為16KB,每字塊有8個字，每字32位，設(shè)計一個四路組相聯(lián)映象(即Cache每組內(nèi)共有4個字塊)的Cache組織，要求：(1) 畫出主存地

10、址字段中各段的位數(shù)：(2) 設(shè)Cache的初態(tài)為空,CPU依次從主存第0、1、2.99號單元讀出100個字(主 存一次讀出一個字)，并重復(fù)按此次序讀8次，問命中率是多少（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提髙多少倍 15.某計算機的CACHE-主存層次采用組相聯(lián)映射方式，字塊大小為128B, CACHE容量為64 塊，按4塊分組，主存容量為4096塊，按字節(jié)編址，問：（1）主存地址共需多少位（2）主存地址字段中主存字塊標(biāo)記，組地址標(biāo)記和塊內(nèi)地址各需多少位（3）說明層次結(jié)構(gòu)的存儲系統(tǒng)中采用CACHE和虛擬存儲器的目的有何不同。設(shè)某流水線計算機有一個指令和

11、數(shù)據(jù)合一的Cache,已知Cache的讀/寫時間為10ns, 主存的讀/寫時間為100ns,cache的命中率為95%,為簡化起見，假設(shè)指令流水線在任 何情況下都不阻塞。問：設(shè)置cache后，與無cache比較，計算機的運算速度可提高多 少倍17. CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200。 已知cache存取周期為40ns,主存存取周期為260ns。求Cache命中率和平均訪存時間。第4章指令系統(tǒng)1. 指令系統(tǒng)中采用不同尋址方式的目的主要是A. 實現(xiàn)存貯程序和程序控制B.縮短指令長度，擴大尋址空間，提髙編程靈活性C.可以直接訪問外存D.提供擴展操

12、作碼的可能并降低指令譯碼難度2. 下列關(guān)于計算機指令系統(tǒng)的描述中，正確的是_D_。A. 不設(shè)宜浮點運算指令的計算機不能用于科學(xué)計算B. 處理大量輸入輸出數(shù)據(jù)的il算機一泄要設(shè)置十進(jìn)制運算指令C. 同系列中不同型號的汁算機，保持軟件向上兼容的特點D. 指令系統(tǒng)改進(jìn)囤繞縮小指令與髙級語言的語義差異及有利于操作系統(tǒng)優(yōu)化進(jìn)行3. 變址尋址方式中，操作數(shù)的有效地址等于C oA. 基值寄存器內(nèi)容加上形式地址（位移量）B. 堆棧指示器內(nèi)容加上形式地址（位移量）=K單操作數(shù)（將一個操作數(shù)地址并入OP, OP現(xiàn)在是10位）最多設(shè)l| （2d-K）*263 所以（2=X無操作數(shù)（再將操作數(shù)地址并入OP）最多設(shè)計（

13、2A4-K）* 26-X* 26個。 所以（2=L將最后一個不等式移項得：X=（24-K）* 26-L/（26）因此單操作數(shù)指令X最多（24-K）*226-L/（26）條第5章中央處理器（CPU）1. CPU的主要功能有哪些2. 什么是CPU的數(shù)據(jù)通路3. 簡述指令的執(zhí)行過程。4. 微程序控制器中，機器指令與微指令的關(guān)系是BA. 每一條機器指令由一條微指令來執(zhí)行B. 每一條機器指令由一段由微指令編程的微程序來解釋執(zhí)行C. 一段機器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由若干個機器指令組成5. 控制器的同步控制方式是指_C_A. 只適用于CPU控制的方式B. 只適用于外弗1設(shè)備控制的

14、方式C. 由統(tǒng)一時序信號控制的方式D. 所有指令執(zhí)行的時間都相同的方式6. 關(guān)于硬布線控制與微程序控制的描述不正確的是A. 微程序控制電路規(guī)整，應(yīng)用廣泛B. 硬布線控制設(shè)計復(fù)雜，易于修改C. 指令系統(tǒng)復(fù)雜的計算機，一般采用微程序控制D. 在超髙速機器中，對影響速度的關(guān)鍵部分（如CPU）往往采用硬布線控制7. 下列關(guān)于RISC的敘述中，錯誤的是_人A. RISC普遍采用微程序控制器B. RISC大多數(shù)指令在一個時鐘周期內(nèi)完成C. RISC的內(nèi)部通用寄存器數(shù)星相對CISC多D. RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少8. 下列不會引起指令流水阻塞的是_ A A.數(shù)據(jù)旁路 B.數(shù)據(jù)相

15、關(guān)C.條件轉(zhuǎn)移 D.資源沖突。9. 某CPU結(jié)構(gòu)如下圖所示，其中有一個累加寄存器AC、一個狀態(tài)寄存器PSR和其他四個 寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明圖中四個寄存器的名稱；（2）簡述指令從主存取到控制器的數(shù)據(jù)通路：（3）簡述數(shù)據(jù)在運算器和主存之間進(jìn)行存/取訪問的數(shù)拯通路。答：（1） a-數(shù)據(jù)寄存器DR, b-指令寄存器IR, c-地址寄存器AR, d-程序計數(shù)器PC（2） M-DRIR控制器微指令的格式為：18410微指令字段判別測試字段下址字段（2）控制存儲器的容量應(yīng)為IK（210）第6章總線1. 什么叫總線為什么要制左計算機總線標(biāo)準(zhǔn)2. 計算機總線可以

16、分為哪些類型3. 評價總線的性能指標(biāo)有哪些4. 簡述總線傳輸?shù)倪^程。5. 根據(jù)連接方式不同，在單機系統(tǒng)中主要采用哪些總線結(jié)構(gòu)，簡要介紹各種方式的特點。6. 常見的集中式總線仲裁有哪幾種，各有何特點7. 什么是同步泄時和異步左時8. 常見的內(nèi)部總線有哪些9. 簡述PCI總線的性能特點。10. 常見的外部總線有哪些11. 下列選項中的英文縮寫均為總線標(biāo)準(zhǔn)的是_ D 。A. PCI、CRT、USB、EISAB. ISA. CPI、VESA EISAC. ISA. SCSI、RAM. MIPSD. ISA. EISA、PCK PCI-Express12. 假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期點用2個時鐘周期，總線時鐘頻率為10MHz,則總線帶寬是BA. 10MB/sB. 20MB/sC. 40MB/sD. 80MB/s13. 某總線有104根信