《電子技術(shù)基礎(chǔ)篇(第二版)》第9章 大規(guī)模集成電路

1、 1 績效概述績效管理績效管理實施過程KPI與BSC第 1 頁 目錄頁 CONTENTS PAGE 目 錄 常用常用半導(dǎo)體器件半導(dǎo)體器件基本放大電路基本放大電路直流穩(wěn)壓電源直流穩(wěn)壓電源數(shù)字電路基礎(chǔ)知識數(shù)字電路基礎(chǔ)知識組合邏輯電路組合邏輯電路 負反饋放大器及集成運算放大器負反饋放大器及集成運算放大器脈沖波形的產(chǎn)生和整形脈沖波形的產(chǎn)生和整形大規(guī)模集成電路大規(guī)模集成電路數(shù)模與模數(shù)轉(zhuǎn)換數(shù)模與模數(shù)轉(zhuǎn)換時序時序邏輯電路邏輯電路 2 過渡頁TRANSITION PAGE第 2 頁 第9章 大規(guī)模集成電路本章導(dǎo)讀1.ROM的分類、結(jié)構(gòu)及工作原理;2.RAM的分類、結(jié)構(gòu)及工作原理;3.可編程邏輯器件的結(jié)構(gòu)及應(yīng)用

2、。 3 第九章大規(guī)模集成電路9.1 只讀存儲器（ROM）ROM存儲的信息是非易失的。也就是說，掉電后再上電，存儲內(nèi)容不會改變。編程后用于用戶系統(tǒng)中時，其內(nèi)容只能讀出、不能寫入。一般用于存放固定不變的程序和數(shù)據(jù)。結(jié)構(gòu)簡單位密度高非易失性可靠性高1.掩膜型ROM2.可編程ROM3.可擦除可編程ROM4.電可擦除可編程ROM特點特點分類分類 4 第九章大規(guī)模集成電路9.1 只讀存儲器（ROM） 9.1.1 掩膜型ROM固定ROM（Read Only Memory） 掩膜型ROM芯片所存儲的信息是由廠家寫入，用戶無法進行任何修改。這些管子是制造時由二次光刻版的圖形（掩膜工藝）決定的，故稱為掩膜ROM。

3、這種類型存儲器的基本存儲電路可由二極管、晶體管、MOS管構(gòu)成。22位掩膜位掩膜ROM電路原理圖電路原理圖 5 第九章大規(guī)模集成電路9.1 只讀存儲器（ROM） 9.1.2 可編程ROMPROM（Programmable ROM） PROM一般由二極管矩陣組成，也可由MOS管或三極管矩陣組成。用戶寫入信息時，由特殊電路將存放“0”的單元通以大電流，使熔絲熔斷，存“1”時單元保持通態(tài)，或相反。這樣就實現(xiàn)了用戶一次性編程。因熔絲熔斷后，再不能恢復(fù)，所以信息寫入后不能再更改。ROM電路原理圖電路原理圖 6 第九章大規(guī)模集成電路9.1 只讀存儲器（ROM） 9.1.3 可擦除可編程ROMEPROM（Er

4、asable PROM） 1.基本存儲電路 EPROM是一種可多次擦除和重復(fù)寫入的ROM。 這種EPROM存儲電路芯片上方有“窗口”，當用紫外線通過這個窗口照射時，所有電路中的浮柵上的電荷形成光電流泄漏走，從而把寫入的信息擦去（內(nèi)容全“1”），以便重新編程。這一過程通常由專用設(shè)備（EPROM擦除器）完成，然后用EPROM寫入器實現(xiàn)編程。 7 第九章大規(guī)模集成電路9.1 只讀存儲器（ROM） 9.1.3 可擦除可編程ROMEPROM（Erasable PROM） 1.基本存儲電路EPROM的基本存儲電路的基本存儲電路 8 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD）用戶在設(shè)計開發(fā)軟件（或

5、編程器）的輔助下就可以對PLD器件編程，使之實現(xiàn)所需的組合或時序邏輯功能，就是PLD最基本的特征PLD的編程是通過的編程是通過熔絲的連接或斷開熔絲的連接或斷開來實現(xiàn)的來實現(xiàn)的 9 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD） 陣列結(jié)構(gòu)PLDSPLD中的與陣列和或陣列可以由晶體三極管組成（雙極型），更多的是MOS場效應(yīng)管組成（MOS型）。 10 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD）類型類型陣陣 列列輸出方式輸出方式與與或或PROM固定固定可編程可編程TS，OCPLA可編程可編程可編程可編程S，OC，寄存器，寄存器PLA可編程可編程固定固定S，OC，寄存器，寄存器GAL可編

6、程可編程固定固定可由用戶定義可由用戶定義四種四種SPLD器件結(jié)構(gòu)特點器件結(jié)構(gòu)特點 11 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD）SPLD采用的邏輯符號采用的邏輯符號 12 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD）與門的三種簡化表示法與門的三種簡化表示法陣列圖陣列圖 13 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD） 9.2.1 用PROM實現(xiàn)組合邏輯電路例9.2.2 試用適當容量的PROM實現(xiàn)四位二進制碼到Gray碼的變換器（實現(xiàn)組合邏輯電路）。用PROM實現(xiàn)組合邏輯函數(shù)的主要不足之處是芯片面積的利用率不高，其原因是PROM的與陣列是全譯碼器，它產(chǎn)生了全部最小項

7、。事實上，大多數(shù)組合函數(shù)并不需要所有的最小項。為提高芯片面積利用率，又開發(fā)了一種與陣列也可編程的PLD-PLA。 14 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD） 9.2.2 可編程邏輯陣列器件1.PLA的結(jié)構(gòu)典型的典型的PLA陣列圖（陣列圖（63） 15 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD） 9.2.2 可編程邏輯陣列器件任何組合函數(shù)均可采用組合型PLA實現(xiàn)。為減小PLA的容量，需對表達式進行邏輯化簡。 2.用PLA實現(xiàn)組合邏輯電路例9.2.3 試用PLA實現(xiàn)例9-2要求的四位二進制碼到Gray碼的變換器。（1）為盡可能的減小PLA的容量，應(yīng)先化簡多輸出函數(shù)，并獲得

8、最簡表達式.（2）選擇PLA芯片實現(xiàn)變換器。 16 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD） 9.2.3 可編程陣列邏輯器件（PAL）PAL與其他PLD器件一樣包含一個與陣列和一個或陣列，主要特征是與陣列可編程，而或陣列固定不變。PAL器件制造工藝有TTL、CMOS和ECL三種。TTL PAL速度高，在這三者中使用較廣;CMOS PAL功耗低;ECL PAL速度特別高，能滿足特殊需要。 17 第九章大規(guī)模集成電路9.2 可編程邏輯器件（PLD） 9.2.4 通用陣列邏輯器件（GAL）作為可編程器件的GAL，它在基本陣列結(jié)構(gòu)上沿襲了PAL的與、或結(jié)構(gòu)，由可編程與陣列驅(qū)動可編程或陣列。

9、與PAL相比，GAL的輸出部分配置了輸出邏輯宏單元OLMC（Output Logic Macro Cell），對OLMC進行組態(tài)，得到不同的輸出結(jié)構(gòu)，使得這類器件比輸出部分相對固定的PAL芯片更為靈活。GAL的OLMC，可由設(shè)計者組態(tài)為五種結(jié)構(gòu):專用組合輸出、專用輸入、組合I.O、寄存器時序輸出和寄存器I.O。因此，同一GAL芯片，既可實現(xiàn)組合邏輯電路，也可實現(xiàn)時序邏輯電路，為邏輯設(shè)計提供了方便。 18 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.1 靜態(tài)隨機存儲器SRAM的結(jié)構(gòu) 靜態(tài)隨機存儲器SRAM主要由存儲體和外圍電路構(gòu)成。 19 第九章大規(guī)模集成電路9.3 隨機存儲器（R

10、AM） 9.3.1 靜態(tài)隨機存儲器SRAM的結(jié)構(gòu) 1.存儲體 一個基本存儲電路能存儲1位二進制數(shù)，而一個8位的二進制數(shù)則需8個基本電路。一個容量為MN（如64K8bit）的存儲器則包含MN個基本存儲電路。這些大量的基本存儲電路有規(guī)則地排列在一起便構(gòu)成了存儲體?；敬鎯﹄娐分饕蒖-S觸發(fā)器構(gòu)成，其兩個穩(wěn)態(tài)分別表示存儲內(nèi)容為“0”或為“1”。 20 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.1 靜態(tài)隨機存儲器SRAM的結(jié)構(gòu) 2.外圍電路 外圍電路通常包括: （1）地址譯碼器 （2）I.O緩沖器 21 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.2 RAM的工作原理

11、1.靜態(tài)MOS RAM存儲單元電路 存儲器存儲信息，其實質(zhì)是存放一位二進制碼，每一位二進制碼只有兩個狀態(tài):“0”和“1”。任何有兩個狀態(tài)的器件都可作為存放二進制碼的基本存儲單元。靜態(tài)存儲器采用雙穩(wěn)態(tài)電路來作為存放一位二進制碼的基本存儲電路。靜態(tài)存儲電路靜態(tài)存儲電路 22 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.2 RAM的工作原理 1.靜態(tài)MOS RAM存儲單元電路工作原理（1）寫操作（2）保存信息（3）讀出操作 23 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.2 RAM的工作原理 2.動態(tài)MOS RAM存儲器單元動態(tài)RAM利用MOS管的柵極電容存儲電荷的原理

12、來存儲信息。因電容的充電、放電、泄漏、補充是一個動態(tài)的過程，所以稱為動態(tài)隨機存儲器（DRAM）。由于電容有泄漏，必須不斷地補充電荷，這種補充電荷的過程即為動態(tài)RAM的刷新。一般動態(tài)存儲器要求2ms之內(nèi)刷新一次。 24 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.2 RAM的工作原理 2.動態(tài)MOS RAM存儲器單元（1）四管動態(tài)基本存儲電路 寫入操作 保存信息 讀出操作 25 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.2 RAM的工作原理 2.動態(tài)MOS RAM存儲器單元（2）三管動態(tài)基本存儲電路 寫入操作 讀出操作 刷新 26 第九章大規(guī)模集成電路9.3 隨機存

13、儲器（RAM） 9.3.2 RAM的工作原理 2.動態(tài)MOS RAM存儲器單元（3）單管動態(tài)基本存儲電路 寫入操作 讀出操作 刷新 27 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.3 RAM存儲容量的擴展方法1.靜態(tài)RAM集成芯片簡介在存儲器中，通過地址譯碼器對地址總線的地址進行譯碼來選擇要訪問的存儲單元。 （1）單譯碼方式 在單譯碼方式中，將每個字的所有位排成一行，只有行方向的譯碼器，譯碼輸出的每條字選擇線選擇某個字的所有位單譯碼結(jié)構(gòu)存儲器單譯碼結(jié)構(gòu)存儲器 28 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.3 RAM存儲容量的擴展方法1.靜態(tài)RAM集成芯片簡介

14、（2）雙譯碼方式 雙譯碼方式中，地址譯碼分成兩部分:行譯碼（X譯碼）和列譯碼（Y譯碼）。雙譯碼結(jié)構(gòu)存儲器雙譯碼結(jié)構(gòu)存儲器 29 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.3 RAM存儲容量的擴展方法2.Intel2114型靜態(tài)RAM介紹 Intel2114是1K4的靜態(tài)RAM芯片，18引腳雙列直插式封裝。用Intel2114芯片構(gòu)成4K8的RAM。Intel2114引腳邏輯圖引腳邏輯圖 30 第九章大規(guī)模集成電路9.3 隨機存儲器（RAM） 9.3.3 RAM存儲容量的擴展方法3.RAM存儲容量的擴展（1）位數(shù)擴展（2）字數(shù)擴展（3）字位擴展方式 31 第九章大規(guī)模集成電路本章小結(jié)本章小結(jié)1.存儲器ROM中存儲的數(shù)據(jù)是非易失的。它具有結(jié)構(gòu)簡單、位密度高、非易失性、可靠性高等特點。它可以分為固定ROM、PROM、EPROM和E2 PROM等類型。2.可編程邏輯器件PLD是在