計(jì)算機(jī)組成原理練習(xí)題答案

1、叮叮小文庫(kù)、選擇題1、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 運(yùn)算器、存儲(chǔ)器、控制器 。 一個(gè)完整的計(jì)算系統(tǒng)應(yīng)該是 :硬件系統(tǒng)和軟件系統(tǒng) ,硬件系統(tǒng)應(yīng)該包括運(yùn)算器 ,控制器 ,存儲(chǔ)器 , 輸入設(shè)備和輸出設(shè)備 ,軟件系統(tǒng)包括系統(tǒng)軟件和應(yīng)用軟件.而你給的答案中 B 和 D 是可以排除的也就是不能選,A和C兩個(gè)中A的可能性最大，答案只能選 A.3、馮. 諾依曼計(jì)算機(jī)工作方式的基本特點(diǎn)是 按地址訪問(wèn)并順序執(zhí)行指令 。4、移碼 表示法主要用于表示浮點(diǎn)數(shù)中的階碼。5、動(dòng)態(tài) RAM 的刷新是以 行 為單位的。8、 在定點(diǎn)運(yùn)算器中產(chǎn)生溢出的原因是運(yùn)算的結(jié)果的超出了機(jī)器的表示范圍 。10、在指令的地址字段中，直接指出操作數(shù)本身

2、的尋址方式，稱(chēng)為立即尋址 。11、 目前的計(jì)算機(jī)，從原理上講指令和數(shù)據(jù)都以二進(jìn)制形式存放 。13、 計(jì)算機(jī)問(wèn)世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序 ”的概念，最早提出這種概念的是 馮. 諾依曼 。16、在 CPU 中，跟蹤后繼指令地址的寄存器是 程序計(jì)數(shù)器 。20、 系統(tǒng)總線中地址總線的作用是用于選擇指定的存儲(chǔ)單元或外設(shè) 。21、計(jì)算機(jī)中的主機(jī)包含 運(yùn)算器、控制器、存儲(chǔ)器 。23、原碼一位乘運(yùn)算，乘積的符號(hào)位由兩個(gè)操作數(shù)的符號(hào)進(jìn)行異或運(yùn)算 。24、 對(duì)于真值 “ 0表”示形式唯一的機(jī)器數(shù)是移碼和補(bǔ)碼 。25、若兇 補(bǔ)=0.0100110,則 兇反=0.0100110。-

3、x 為正數(shù)26、 在 CPU 中，存放當(dāng)前執(zhí)行指令的寄存器是指令寄存器 。保存當(dāng)前正在執(zhí)行的指令的寄存器稱(chēng)為（指令寄存器） 。 指示當(dāng)前正在執(zhí)行的指令地址的寄存器稱(chēng)為（程序計(jì)數(shù)器或指令計(jì)數(shù)器）。27、下列編碼中通常用作字符編碼的是 ASCII 碼。ASCIIASCII （American Standard Code for Information Interchange ,美國(guó)信息互換標(biāo)準(zhǔn)代碼）是基 于拉丁字母的一套電腦編碼系統(tǒng)。 它主要用于顯示現(xiàn)代英語(yǔ)和其他西歐語(yǔ)言。 它是現(xiàn)今最通 用的單字節(jié)編碼系統(tǒng),并等同于國(guó)際標(biāo)準(zhǔn) ISO/IEC 646。28、在下列存儲(chǔ)器中, 半導(dǎo)體存儲(chǔ)器 可以作為主

4、存儲(chǔ)器。30、在 CPU 中跟蹤指令后繼地址的寄存器是 PC。31、 EPROM 是指 光擦除可編程的只讀存儲(chǔ)器EPROM （Erasable Programmable Read-Only Memory，可擦除可編程 ROM ）芯片可重復(fù)擦除 和寫(xiě)入，解決了 PROM芯片只能寫(xiě)入一次的弊端。EPROM芯片有一個(gè)很明顯的特征， 在其正面的陶瓷封裝上， 開(kāi)有一個(gè)玻璃窗口， 透過(guò)該窗口，可以看到其內(nèi)部的集成電路，紫外線 透過(guò)該孔照射內(nèi)部芯片就可以擦除其內(nèi)的數(shù)據(jù)，完成芯片擦除的操作要用到EPROM擦除器。EPROM內(nèi)資料的寫(xiě)入要用專(zhuān)用的編程器，并且往芯片中寫(xiě)內(nèi)容時(shí)必須要加一定的編程 電壓（VPP=12

5、 24V，隨不同的芯片型號(hào)而定）。EPROM的型號(hào)是以 27開(kāi)頭的，如27C020（8*256K）是一片2M Bits容量的EPROM芯片。EPROM芯片在寫(xiě)入資料后，還要以 不透光的貼紙或膠布把窗口封住，以免受到周?chē)淖贤饩€照射而使資料受損。EPROM芯片在空白狀態(tài)時(shí)（用紫外光線擦除后），內(nèi)部的每一個(gè)存儲(chǔ)單元的數(shù)據(jù)都為1 （高電平）。33、CPU主要包括 控制器、運(yùn)算器（不含主存）。36、 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用于存放程序和數(shù)據(jù)。37、 在計(jì)算機(jī)中，普遍采用的字符編碼是ASC n碼。39、設(shè)變址寄存器為 X，形式地址為 D, （X）表示寄存器 X的內(nèi)容，這種尋址方式的 有效地址

6、為 EA=（X）+D 。41、微程序存放在控制存儲(chǔ)器。CPU內(nèi)部有一個(gè)控制存儲(chǔ)器，里面存放著各種程序指令對(duì)應(yīng)的微程序段 當(dāng)CPU執(zhí)行一 句程序指令里，會(huì)從控制存儲(chǔ)器里取一段與該程序指令對(duì)應(yīng)的微程序解釋執(zhí)行，從而完成該程序語(yǔ)句的功能45、存儲(chǔ)單元是指存放一個(gè)機(jī)器字的所有存儲(chǔ)元 。46、 下列有關(guān)運(yùn)算器的描述中，既做算術(shù)運(yùn)算，又做邏輯運(yùn)算 是正確的。指令周期指令周期是執(zhí)行一條指令所需要的時(shí)間，一般由若干個(gè)機(jī)器周期組成，是從取指令、分析指令到執(zhí)行完所需的全部時(shí)間。CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時(shí)間總和。指令不同，所需的機(jī)器周期數(shù)也不同。 對(duì)于一些簡(jiǎn)單的的單字節(jié)指令， 在取指令周期中， 指令

7、取出到指令寄存器后， 立即譯碼執(zhí)行，不再需要其它的機(jī)器周期。 對(duì)于一些比較復(fù)雜的 指令，例如轉(zhuǎn)移指令、乘法指令，則需要兩個(gè)或者兩個(gè)以上的機(jī)器周期。從指令的執(zhí)行速度看， 單字節(jié)和雙字節(jié)指令一般為單機(jī)器周期和雙機(jī)器周期，三字節(jié)指令都是雙機(jī)器周期，只有乘、除指令占用4個(gè)機(jī)器周期。因此在進(jìn)行編程時(shí)，在完成相同工作的情況下，選用占用機(jī)器周期少的命令會(huì)提高程序的執(zhí)行速率，尤其是在編寫(xiě)大型程序程序的時(shí)候，其效果更加明顯！47、寄存器間接尋址方式中，操作數(shù)處在主存單元。50、指令周期是指 CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間55、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)補(bǔ)碼運(yùn)算的二進(jìn)制加法器 來(lái)實(shí)現(xiàn)。

8、舉例說(shuō)明：減法5-3相當(dāng)于加法 5+ （ -3）被加數(shù)5的二進(jìn)制代碼為 0000 0101加數(shù)-3的二進(jìn)制代碼為 1000 0011-3的二進(jìn)制反碼為1111 1100-3的二進(jìn)制補(bǔ)碼為1111 1101即 5-3 相當(dāng)于 5+（ -3）=0000 0101+1111 110仁0000 0010=2其中最高位為0表示正數(shù) 最高數(shù)為1表示負(fù)數(shù)，正數(shù)的補(bǔ)碼為其本身，負(fù)數(shù)的補(bǔ) 碼為取反加1由此可見(jiàn)減法相當(dāng)于補(bǔ)碼運(yùn)算的二進(jìn)制加法器57、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用隱含尋址方式。58、 用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱(chēng)為寄存器直接尋址。59、 運(yùn)

9、算器雖有許多部件組成，但核心部分是算術(shù)邏輯運(yùn)算單元。71、采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用CPU 一個(gè)存儲(chǔ)周期 的時(shí)間。73、中斷響應(yīng)時(shí)，保存 PC并更新PC的內(nèi)容，主要是為了能進(jìn)入中斷處理程字并能正確返回原程序。79、在計(jì)算機(jī)硬件系統(tǒng)中，在指令的操作數(shù)字段中所表示的內(nèi)存地址被稱(chēng)為形式地址。81、Cache是 為提高存儲(chǔ)系統(tǒng)的速度。82、 計(jì)算機(jī)中，執(zhí)行部件根據(jù)控制部件的命令所作的不可再分的操作稱(chēng)為微命令。83、 對(duì)組合邏輯的控制器，指令不同的執(zhí)行步驟是用節(jié)拍發(fā)生器 給出的85、指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式， 可以實(shí)現(xiàn) 程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移。95、

10、 PROM是指 可編程的只讀存儲(chǔ)器。二、填空題2、 DMA方式中，周期竊取是指竊取一個(gè)存儲(chǔ)周期。3、 計(jì)算機(jī)系統(tǒng)總線根據(jù)傳送的信息不同，可分為地址總線，控制總線，數(shù)據(jù)總線。5、指令格式通常由 操作碼字段和地址碼字段組成。6、 動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的刷新一般有集中刷新、分散刷新、異步刷新三種方式，之所以要刷新是因?yàn)?動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息，時(shí)間一長(zhǎng)，電荷可能泄放。10、主存和Cache的地址映射方法有很多，常用的有全相聯(lián)映射、直接相聯(lián)映射 和 組相聯(lián)映射三種，其中靈活性最強(qiáng)的是全相聯(lián)映射，成本最高的是 全相聯(lián)映射。12、 Cache中數(shù)據(jù)塊常用的替換算法有先進(jìn)先出（FIFO ）和 最近最少使

11、用（LRU）兩種。13、按照總線仲裁電路的位置不同，可分為 集中式仲裁和分布式 仲裁。14、 寄存器直接尋址操作數(shù)在寄存器 中；寄存器間接尋址操作數(shù)在主存 中。17、 RISC的中文含義是 精簡(jiǎn)指令集計(jì)算機(jī)，CISC的中文含義是 復(fù)雜指令系統(tǒng)計(jì)算機(jī)。RISC （ reduced instruction set computer，精簡(jiǎn)指令集計(jì)算機(jī)）CISC （ Complex Instruction Set Computer，復(fù)雜指令系統(tǒng)計(jì)算機(jī)）18、 計(jì)算機(jī)軟件一般分為兩大類(lèi)：一類(lèi)叫 系統(tǒng)軟件，另一類(lèi)叫 應(yīng)用軟件，操作系統(tǒng)屬于 系 統(tǒng)軟件類(lèi)。19、目前主流的 CPU包括運(yùn)算器、控制器和Cach

12、e.20、 主存儲(chǔ)器容量通常以KB表示，其中K= 2的10次方；硬盤(pán)容量通常以 GB表示，其中G= 2的30次方。21、 存儲(chǔ)器和CPU連接時(shí)，要完成 地址線 的連接；數(shù)據(jù)線 的連接和 控制線 的連接，方 能正常工作。23、常見(jiàn)的集中式總線控制方式有鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢 和獨(dú)立請(qǐng)求三種，其中鏈?zhǔn)讲樵?對(duì)電路故障最敏感。25、存儲(chǔ)器的技術(shù)指標(biāo)有存儲(chǔ)容量和存取時(shí)間。27、一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。29、 運(yùn)算器的兩個(gè)主要功能是：算術(shù)運(yùn)算，邏輯運(yùn)算。30、 完整的計(jì)算機(jī)系統(tǒng)包括硬件，軟件；在計(jì)算機(jī)中用二進(jìn)制的理由是便于實(shí)現(xiàn)。31、 直接內(nèi)存訪問(wèn)（DMA ）方式中，DMA控制器從CPU

13、完全接管對(duì) 總線的控制，數(shù)據(jù) 交換不經(jīng)過(guò)CPU,而直接在內(nèi)存和I/O設(shè)備 之間進(jìn)行。32、 外圍設(shè)備主要可以分為輸入設(shè)備和輸出設(shè)備。外圍設(shè)備計(jì)算機(jī)系統(tǒng)中除主機(jī)外的其他設(shè)備。 包括輸入和輸出設(shè)備、外存儲(chǔ)器、 模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn) 換器、外圍處理機(jī)等。是計(jì)算機(jī)與外界進(jìn)行通信的工具。一例如打印機(jī)、磁盤(pán)驅(qū)動(dòng)器或鍵盤(pán)。33、CPU能直接訪問(wèn)cache和主存，但不能直接訪問(wèn)磁盤(pán)和光盤(pán)。35、 為了解決多個(gè) 主設(shè)備同時(shí)競(jìng)爭(zhēng)總線 控制權(quán)，必須具有 總線仲裁部件 部件。36、 在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱(chēng)為總線。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、地址、控制 信息。3

14、7、 指令操作碼字段表征指令的操作特性與功能，而地址碼字段指示 參與操作的操作數(shù) 的地址。38、 CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為指令寄存器IR，保存當(dāng)前正在執(zhí)行的 指令的地址的寄存器為 程序計(jì)數(shù)器PC,保存CPU訪存地址的寄存器為 內(nèi)存地址寄存器MAR。39、 DMA技術(shù)的出現(xiàn)使得 外圍設(shè)備 可以通過(guò) DMA控制器 直接訪問(wèn) 內(nèi)存；與此同時(shí)， CPU可以繼續(xù)執(zhí)行其它任務(wù)。40、一個(gè)浮點(diǎn)數(shù)由 尾數(shù)和階碼兩部分組成。三、問(wèn)答題3、CPU中有哪些主要寄存器？簡(jiǎn)述這些寄存器的功能（至少 5個(gè)）。3. 解：（1）指令寄存器（IR）:用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。（2）程序計(jì)數(shù)器（PC）:用

15、來(lái)確定下一條指令的地址。（3）地址寄存器（AR）:用來(lái)保存當(dāng)前 CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖寄存器（DR）:作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。（5）通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU ）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí),為ALU提供一個(gè)工作區(qū)。（6）狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。5、在寄存器一寄存器型，寄存器 一存儲(chǔ)

16、器型和存儲(chǔ)器 一存儲(chǔ)器型三類(lèi)指令中，哪類(lèi)指令的 執(zhí)行時(shí)間最長(zhǎng)？哪類(lèi)指令的執(zhí)行時(shí)間最短？為什么？5.寄存器-寄存器型執(zhí)行速度最快，存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存 器中，后者操作數(shù)在存儲(chǔ)器中，而訪問(wèn)一次存儲(chǔ)器所需的時(shí)間一般比訪問(wèn)一次寄存器所需 時(shí)間長(zhǎng)。7、說(shuō)明計(jì)算機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)。缶fiF*駅計(jì)算機(jī)系殊的層撫結(jié)構(gòu)來(lái)看它通帝可有說(shuō)個(gè)以上的不同級(jí)刑虜，毎一牛上都能誑行釋序設(shè)計(jì).由 下呼.上可持序?yàn)閨厲一級(jí)倉(cāng)程序機(jī)器級(jí)，橄扌斤令由碰件直按執(zhí)存*第二級(jí)倩址機(jī)器級(jí).用微程序解甘機(jī)痔 抽令匸第三繳操樣療址級(jí)* 哦川機(jī)曙語(yǔ)再程庫(kù)梆舁用業(yè)控制踴句；第四皴匯編語(yǔ)秤機(jī)毬鎮(zhèn)，這嗷由匯 編禪庫(kù)支持

17、合執(zhí)打：第刃歎鬲抜語(yǔ)言機(jī)器址，址用前級(jí)語(yǔ)言*由各井高蝮語(yǔ)育編譯和申支持合橫行，坯可 以ff第六釀應(yīng)用語(yǔ)言機(jī)器級(jí),采用拎種1（11向問(wèn)題的詢用語(yǔ)言8、中斷處理過(guò)程包括哪些操作步驟？&解：中斷處理過(guò)程如下：（1）設(shè)備提出中斷請(qǐng)求（2）當(dāng)一條指令執(zhí)行結(jié)束時(shí) CPU響應(yīng)中斷（3）CPU設(shè)置中斷屏蔽”標(biāo)志，不再響應(yīng)其它中斷請(qǐng)求（4）保存程序斷點(diǎn)（PC）（5）硬件識(shí)別中斷源（轉(zhuǎn)移到中斷服務(wù)子程序入口地址）（6）用軟件方法保存 CPU現(xiàn)場(chǎng)（7）為設(shè)備服務(wù)（8）恢復(fù)CPU現(xiàn)場(chǎng)（9）中斷屏蔽標(biāo)志復(fù)位，以便接收其它設(shè)備中斷請(qǐng)求（10）返回主程序9、指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還

18、是數(shù)據(jù)。9計(jì)算機(jī)可以從時(shí)間和空間兩方面來(lái)區(qū)分指令和數(shù)據(jù)，在時(shí)間上，取指周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中寫(xiě)入的是數(shù)據(jù)，在空間上，從內(nèi)存中取出指令送控制器，而執(zhí)行周期從內(nèi)存從取的數(shù)據(jù)送運(yùn)算器、往內(nèi)存寫(xiě)入的數(shù)據(jù)也是來(lái)自于運(yùn)算器。10、說(shuō)明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。10.解:(1) 最大存儲(chǔ)容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總線。雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響(2) 指令系統(tǒng)雙總線系統(tǒng)，必須有專(zhuān)門(mén)的 I/O指令系統(tǒng)單總線系統(tǒng)，訪問(wèn)內(nèi)存和 I/O使用相同指令(3) 吞吐量總線數(shù)量越多，吞吐能力越大16、簡(jiǎn)要描述外設(shè)進(jìn)行 D

19、MA操作的過(guò)程及 DMA方式的主要優(yōu)點(diǎn)。16. (1 )外設(shè)發(fā)出DMA請(qǐng)求；(2) CPU響應(yīng)請(qǐng)求，DMA控制器從CPU接管總線的控制；(3) 由DMA控制器執(zhí)行數(shù)據(jù)傳送操作；(4) 向CPU報(bào)告DMA操作結(jié)束。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快17、試比較 RAM 和ROM，以及靜態(tài) RAM 和動(dòng)態(tài) RAM ?書(shū)p87帕 團(tuán)沖 亦列血在以作吆比較內(nèi)容動(dòng)恚HAM存慵容試較大較人更小存取速8E快25、解釋概念：Cache高速緩沖存儲(chǔ)器， SRAM , DRAM , ROM , PROMROM :只讀存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）隨機(jī)存儲(chǔ)器分為靜態(tài)與動(dòng)態(tài)：靜態(tài)隨機(jī)存儲(chǔ)器 （SRAM）動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）可

20、編程只讀存儲(chǔ)器（PROM）可擦可編程序只讀存儲(chǔ)器（EPROM）可擦可編程只讀存儲(chǔ)器（EEPROM）26、什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。解：刷新：對(duì) DRAM定期進(jìn)行的全部重寫(xiě)過(guò)程；刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU訪存死時(shí)間。分散式：在每個(gè)讀/寫(xiě)周期之后插入一個(gè)刷新周期，無(wú)CPU訪存死時(shí)間。異步式：是集中式和分散式的折衷。33、解釋概念：PC、IR、MAR、MDR、ACC、 CU、ALU、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)字

21、長(zhǎng)、機(jī)器字長(zhǎng)程序計(jì)數(shù)器PC用來(lái)存放指令地址指令寄存器IR程序狀態(tài)字寄存器 PSWR主存數(shù)據(jù)寄存器 MDR(Memory Data Register)主存地址寄存器 MAR ( Memory Address Register) 累加器 ACC (Accumulator )CB控制總線CU控制單元DB數(shù)據(jù)總線CS片選信號(hào)算術(shù)邏輯單元 (Arithmetic Logic Un it, ALU)中央處理器(英文 Central Processing Unit， CPU)存儲(chǔ)單元存儲(chǔ)單元一般應(yīng)具有存儲(chǔ)數(shù)據(jù)和讀寫(xiě)數(shù)據(jù)的功能，一般以8位二進(jìn)制作為一個(gè)存儲(chǔ)單元，也就是一個(gè)字節(jié)。每個(gè)單元有一個(gè)地址，是一個(gè)整數(shù)編

22、碼，可以表示為二進(jìn)制整數(shù)。 程序中的變量和主存儲(chǔ)器的存儲(chǔ)單元相對(duì)應(yīng)。變量的名字對(duì)應(yīng)著存儲(chǔ)單元的地址，變量?jī)?nèi)容對(duì)應(yīng)著單元所存儲(chǔ)的數(shù)據(jù)。存儲(chǔ)元件計(jì)算機(jī)中主存儲(chǔ)器包括存儲(chǔ)體M，各種邏輯部件及控制電路等，存儲(chǔ)體由許多存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元又包含若干個(gè)存儲(chǔ)元件，每個(gè)存儲(chǔ)元件能寄存一位二進(jìn)制代碼“ 0或“1,存儲(chǔ)元件又稱(chēng)為存儲(chǔ)基元、 存儲(chǔ)元。一個(gè)存儲(chǔ)單元存儲(chǔ)一串二進(jìn)制代碼（存儲(chǔ)字），這串二進(jìn)制代碼的位數(shù)稱(chēng)為存儲(chǔ)字長(zhǎng)，存儲(chǔ)字長(zhǎng)可以是 8位、16位、32位等,如果把一個(gè)存儲(chǔ)體看做是一幢大樓，存儲(chǔ)單元看做是大樓里的每個(gè)房間，那么每個(gè)存儲(chǔ)元件就可以看做是每間房間里的一張床位，床位有人相當(dāng)于“ 1”無(wú)人相當(dāng)于

23、“0”每間房間里的床的位數(shù)就相當(dāng)于存儲(chǔ)字長(zhǎng)，而房間的編號(hào)可看做是存儲(chǔ)單元的地址號(hào)。存儲(chǔ)字長(zhǎng)：一個(gè)存儲(chǔ)單元存儲(chǔ)一串二進(jìn)制代碼（存儲(chǔ)字），這串二進(jìn)制代碼的位數(shù)稱(chēng)為存儲(chǔ)字長(zhǎng)，存儲(chǔ)字長(zhǎng)可以是8位、16位、32位等。早期計(jì)算機(jī)的存儲(chǔ)字長(zhǎng)一般和機(jī)器的指令字長(zhǎng)與數(shù)據(jù)字長(zhǎng)相等，故訪問(wèn)一次主存便可取一條指令或一個(gè)數(shù)據(jù)。隨著計(jì)算機(jī)的應(yīng)用范圍的不斷擴(kuò)大，解題精度的不斷提高，往往要求指令字長(zhǎng)是可變的，數(shù)據(jù)字長(zhǎng)也要求可變。為了適應(yīng)指令和數(shù)據(jù)字長(zhǎng)的可變性，其長(zhǎng)度不由存儲(chǔ)字長(zhǎng)來(lái)確定，而且字節(jié)的個(gè)數(shù)來(lái)表示。1個(gè)字節(jié)（Byte）被定義為由8位（Bit ）二進(jìn)制代碼組成。機(jī)器字長(zhǎng)機(jī)器字長(zhǎng)是指計(jì)算機(jī)進(jìn)行一次整數(shù)運(yùn)算所能處理的二進(jìn)制

24、數(shù)據(jù)的位數(shù)（整數(shù)運(yùn)算即定點(diǎn)整數(shù)運(yùn)算）。機(jī)器字長(zhǎng)也就是運(yùn)算器進(jìn)行定點(diǎn)數(shù)運(yùn)算的字長(zhǎng)，通常也是CPU內(nèi)部數(shù)據(jù)通路的寬度。即字長(zhǎng)越長(zhǎng)，數(shù)的表示范圍也越大，精度也越高。機(jī)器的字長(zhǎng)也會(huì)影響機(jī)器的運(yùn)算速度。倘若CPU字長(zhǎng)較短，又要運(yùn)算位數(shù)較多的數(shù)據(jù)，那么需要經(jīng)過(guò)兩次或多次的運(yùn)算才能完成，這樣勢(shì)必影響整機(jī)的運(yùn)行速度。機(jī)器字長(zhǎng)與主存儲(chǔ)器字長(zhǎng)通常是相同的，但也可以不同。不同的情況下，一般是主存儲(chǔ)器字長(zhǎng)小于機(jī)器字長(zhǎng)，例如機(jī)器字長(zhǎng)是32位，主存儲(chǔ)器字長(zhǎng)可以是32位，也可以是16位，當(dāng)然，兩者都會(huì)影響CPU的工作效率。機(jī)器字長(zhǎng)對(duì)硬件的造價(jià)也有較大的影響。它將直接影響加法器（或ALU ），數(shù)據(jù)總線以及存儲(chǔ)字長(zhǎng)的位數(shù)。所以

25、機(jī)器字長(zhǎng)的確不能單從精度和數(shù)的表示范圍來(lái)考慮。41、試比較邏輯移位和算術(shù)移位。解：邏輯移位和算術(shù)移位的區(qū)別：邏輯移位是對(duì)邏輯數(shù)或無(wú)符號(hào)數(shù)進(jìn)行的移位，其特點(diǎn)是不論左移還是右移，空出位均補(bǔ)0,移位時(shí)不考慮符號(hào)位。算術(shù)移位是對(duì)帶符號(hào)數(shù)進(jìn)行的移位操作，其關(guān)鍵規(guī)則是移位時(shí)符號(hào)位保持不變，空出位的補(bǔ)入值與數(shù)的正負(fù)、移位方向、采用的碼制等有關(guān)。補(bǔ)碼或反碼右移時(shí)具有符號(hào)延伸特性。左移時(shí)可能產(chǎn)生溢出錯(cuò)誤，右移時(shí)可能丟失精度。49、什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答：P41.總線是一種能由多個(gè)部件分時(shí)共享的公共信息傳送線路?？偩€傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只允許有一個(gè)部件向總

26、線發(fā)送信息，但多個(gè)部件可以同時(shí)從總線上接收相同的信息。為了減輕總線負(fù)載，總線上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。65、什么是I/O接口，與端口有何區(qū)別？為什么要設(shè)置I/O接口？將I/O接口按數(shù)據(jù)傳送方式 和控制方式分別進(jìn)行分類(lèi)？解：I/O接口一般指CPU和I/O設(shè)備間的連接部件， 而端口是指I/O接口內(nèi)CPU能夠訪問(wèn) 的寄存器，端口加上相應(yīng)的控制邏輯即構(gòu)成I/O接口。I/O接口分類(lèi)方法很多，主要有：（1）按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種；（2） 按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種66、一個(gè)容量為16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？

27、當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？ 1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8 位解：地址線和數(shù)據(jù)線的總和=14 + 32 = 46根；選擇不同的芯片時(shí)，各需要的片數(shù)為：1KX4：(16KX32)/(1KX4)=16 8=128 片2KX8：(16KX32)/(2KX8)=8 84 =32片4KX4：(16KX32)/(4KX4)=4 88 =32片16KX1:(16KX32)/(16KX1)=1 832 = 32 片4KX8：(16KX32) /(4KX8)=:4肖=16片8KX8：(16KX32)/(8KX8)=2 84 =8片67、為什么要設(shè)置總線

28、判優(yōu)控制？常見(jiàn)的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響 應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問(wèn)題；常見(jiàn)的集中式總線控制有三種：鏈?zhǔn)讲樵儭⒂?jì)數(shù)器查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級(jí)設(shè) 置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式判優(yōu)速度最快，但硬件 器件用量大，連線多，成本較高。68、指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何從時(shí)間上和空間上區(qū)分它們? 答：通常完成一條指令可分為取指階段和執(zhí)行階段。在取指階段通過(guò)訪問(wèn)存儲(chǔ)器可將指令取出；在執(zhí)行階段通過(guò)訪問(wèn)存儲(chǔ)器可將操作數(shù)取

29、出。這樣，雖然指令和數(shù)據(jù)都為0、1代碼形式存在存儲(chǔ)器中，但 CPU可以判斷出在取指階段訪問(wèn)存儲(chǔ)器取出的0、1代碼是指令；在執(zhí)行階段訪存取出的 0、1代碼是數(shù)據(jù)。例如，完成 ADD M指令需兩次訪存：第一次訪 存是取指階段，CPU根據(jù)PC給出的地址取出指令； 第二次訪存是執(zhí)行階段，CPU根據(jù)IR的指令中M給出的地址取出操作數(shù)?？梢?jiàn)，CPU就是根據(jù)取指階段和執(zhí)行階段的訪存性質(zhì) 不同來(lái)區(qū)分指令和數(shù)據(jù)的。73、設(shè)有一個(gè)具有 20位地址和32位字長(zhǎng)的存儲(chǔ)器，問(wèn)：(1)該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的 信息？如果存儲(chǔ)器由512kX8位的RAM 芯片組成，需多少片？ 需多少位地址作芯片選 擇？解：(1) U 2=

30、 二該存儲(chǔ)器能存儲(chǔ)的信息為:IMX32/8=4Mil (1024K/512K) X (32/8) = 8 (片)(3) 帝要1位地址作対芯片選擇.Gfe弄瀚個(gè)隹的存儲(chǔ)體計(jì)算部分2、機(jī)器字長(zhǎng)32位，其存儲(chǔ)容量為 4MB，若按字編址，它的尋址范圍是1M。容量是4MB，字長(zhǎng)32位時(shí)，容量就等于 1M字。按字編址的尋址范圍是：00000FFFFFH。32、機(jī)器字長(zhǎng)64位,其存儲(chǔ)容量為8MB ,若按字編址，它的尋址范圍是，A、1MB、1MBC、4MD、4MB42、機(jī)器字長(zhǎng)16位，其存儲(chǔ)容量為8MB ,若按字編址，它的尋址范圍是，A、1MB、1MBC、4MD、4MB52、機(jī)器字長(zhǎng)64位,其存儲(chǔ)容量為64M

31、B，若按字編址，它的尋址范圍是A、8MB、 8MBC、16MD、 16MB62、機(jī)器字長(zhǎng)32位，其存儲(chǔ)容量為64MB，若按字編址，它的尋址范圍是A、8MB、 8MBC、16MD、 16MB72、機(jī)器字長(zhǎng)128位，其存儲(chǔ)容量為128MB，若按字編址，它的尋址范圍是A、2048MB、2048MBC、1024MD、1024MB9、（ 2000） 10化成十六進(jìn)制數(shù)是（7D0）16。22、（2001）10化成十六進(jìn)制數(shù)是（7D1）16。34、 某一 RAM芯片，其容量為512 X8位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為A、21B、522C、17D、1944、某一 RAM芯片，其容量為128

32、 XI6位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為A、25B、23C、27D、2470、某一 RAM 芯片，其容量為64 X3位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為A、16B、20C、17D、 1948、定點(diǎn)32位字長(zhǎng)的字，采用補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是A、-231231-1B、 -231-1231-1C、 -231 + 1 一231D、-231288、定點(diǎn)64位字長(zhǎng)的字，采用補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是A、-263263-1B、-263-1263-1C、-2 63+1 263D、-2632319、某存儲(chǔ)器容量為 64KX32位，則 地址線為1

33、6根，數(shù)據(jù)線為32根。63、某存儲(chǔ)器容量為128K X64位，則 地址線為17根，數(shù)據(jù)線為64根。100、某存儲(chǔ)器容量為 4KX16位，則 地址線為12根，數(shù)據(jù)線為16根。49、某主存儲(chǔ)器按字節(jié)編址，地址線數(shù)目為16,這個(gè)存儲(chǔ)器的容量為64KX8位.74、某主存儲(chǔ)器按字節(jié)編址，地址線數(shù)目為32，這個(gè)存儲(chǔ)器的容量為4GX8位.60、已知X0且兇原=X0.X1X2 -Xn,則兇反可通過(guò)求得。A、X原各位求反，末位加 1B、X0外各位求反C、X0外各位求反末位加 1D、兇原求反90、已知X-16，則應(yīng)滿足條件 A、X1X2為0,其他各位任意B、X1X2為1,其他各位任意C、X1X2為1, X3X6中

34、至少有一位為 1D、X1X2為0, X3X6中至少有一位為 164、若X補(bǔ)=1,X1X2X6，其中Xi取0或1,若要求X-8，則應(yīng)滿足條件 。A、X1X2X3為0，其他各位任意B、X1X2X3為1，其他各位任意C、X1X2X3 為1 , X4X6中至少有一位為 1D、X1X2X3為0, X4X6中至少有一位為 194、若兇補(bǔ)=1,X1X2X6，其中Xi取0或1,若要求X-32，則應(yīng)滿足條件 A、X1為0,其他各位任意B、X1為1，其他各位任意C、X1為1 , X2X6中至少有一位為 1D、X1為0, X2X6中至少有一位為 11、某機(jī)器數(shù)位，若它代表 -127,則該機(jī)器數(shù)為 形式，若代表-12

35、8，該機(jī)器數(shù)又為形式。22、某機(jī)器數(shù)位，若它代表-0，則該機(jī)器數(shù)為 形式，若代表-128，該機(jī)器數(shù)又為形式。4、欲組成一個(gè)64KX16位的存儲(chǔ)器，當(dāng)分別選用 2KX4位、4KX8位兩種不同規(guī)格的芯片進(jìn)行擴(kuò)充，各需和片。16、欲組成一個(gè)16KX16位的存儲(chǔ)器，當(dāng)分別選用 2KX4位、4KX8位兩種不同規(guī)格的芯片進(jìn)行擴(kuò)充，各需和片。4、求十進(jìn)制數(shù)-113的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用 設(shè)最高位為符號(hào)位，真值為 7位）。4. 原碼反碼補(bǔ)碼移碼 0000111112、求十進(jìn)制數(shù)-97的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用 設(shè)最高位為符號(hào)位，真值為 7位）。20、求十進(jìn)制數(shù)-33的原

36、碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用 設(shè)最高位為符號(hào)位，真值為 7位）。28、求十進(jìn)制數(shù)+88的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用設(shè)最高位為符號(hào)位，真值為 7位）。8位二進(jìn)制表示，并8位二進(jìn)制表示，并8位二進(jìn)制表示，并8位二進(jìn)制表示，并8位二進(jìn)制表示，并40、求十進(jìn)制數(shù)+99的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用 設(shè)最高位為符號(hào)位，真值為 7位）。8位二進(jìn)制表示，并8位二進(jìn)制表示，8位二進(jìn)制表示,48、求十進(jìn)制數(shù)-94的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用 設(shè)最高位為符號(hào)位，真值為7位）。50、求十進(jìn)制數(shù)-101的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用并設(shè)最高位為符

37、號(hào)位，真值為7位）。71、求十進(jìn)制數(shù)-128的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用并設(shè)最高位為符號(hào)位，真值為7位）。27、設(shè)總線的時(shí)鐘頻率為 8MHZ，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送16位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M 秒，一個(gè)總線周期等于一個(gè)時(shí)鐘周期所以：總線帶寬 =16/（ 1/8M）= 128Mbps34、試述總線帶寬的概念。 設(shè)總線的時(shí)鐘頻率為 16MHZ，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。 如果一個(gè)總線周期中并行傳送32位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？58、設(shè)總線的時(shí)鐘頻率為 64MHZ，一個(gè)總線周期等于 4個(gè)時(shí)鐘周

38、期。如果一個(gè)總線周期中 并行傳送8位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？29、寫(xiě)出1100、1101對(duì)應(yīng)的漢明碼（按配偶原則）。37、寫(xiě)出1110、1111對(duì)應(yīng)的漢明碼（按配偶原則）。17. 寫(xiě)出1100、1101、1110、1111對(duì)應(yīng)的漢明碼。解：有效信息均為 n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù)k=3位，（2k=n+k+1）設(shè)校驗(yàn)位分別為 c1、c2、c3,則漢明碼共 4+3=7位，即：C1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第1、2、4位 c仁b4 b3 b1c2=b4 b2 b1c3=b3 b2 b1當(dāng)有效信息為 1100時(shí)，c3c2c1=110，漢明碼為011

39、1100。當(dāng)有效信息為 1101時(shí)，c3c2c1=001,漢明碼為1010101。歡迎有需要的朋友下載！ ！26當(dāng)有效信息為 1110時(shí)，c3c2c1=000,漢明碼為0010110。當(dāng)有效信息為 1111時(shí)，c3c2c1=111,漢明碼為111111151、已經(jīng)接收到下列漢明碼，分別寫(xiě)出它們所對(duì)應(yīng)的欲傳送代碼。（1）1101001 （按偶性配置），（2）0011001 （按奇性配置）78、已經(jīng)接收到下列漢明碼，分別寫(xiě)出它們所對(duì)應(yīng)的欲傳送代碼。（1）1100000 （按偶性配置），（2）1100010 （按偶性配置）19.已經(jīng)接收到下列漢明碼，分別寫(xiě)出它們所對(duì)應(yīng)的欲傳送代碼。(1) 11000

40、00 (按偶性配置)(2) 1100010 (按偶性配置)(3) 1101001 (按偶性配置)(4) 0011001 (按奇性配置)(5) 1000000 (按奇性配置)(6) 1110001 (按奇性配置)解：(一)假設(shè)接收到的漢明碼為C1 C2P1=C1 B4 B3 B1P2=C2 B4 B2 B1P3=C3 B3 B1(1) 如接收到的漢明碼為 1100000,P1=1 0 0 0=1P2=1 0 0 0=1P3=0 0 0=0P3P2P1=011，第3位出錯(cuò)，可糾正為(2) 如接收到的漢明碼為 1100010,P1=1 0 0 0=1P2=1 0 1 0=0P3=0 0 0=0P3P

41、2P1=001，第1位出錯(cuò)，可糾正為(3) 如接收到的漢明碼為 1101001,B4 C3 B3 B2 B按偶性配置則:1110000,故欲傳送的信息為 1000。0100010，故欲傳送的信息為0010。P1=1 0 0 1=0P2=1 0 0 1=0P3=1 0 1=0P3P2P1=000，傳送無(wú)錯(cuò)，故欲傳送的信息為0001。(二)假設(shè)接收到的漢明碼為C1 C2 B4 C3 B3 B2,按奇性配置則：P1=C1 B4 B3 BT 1P2=C2 B4 B2 BT 1P3=C3 B3 BT 1(4) 如接收到的漢明碼為0011001,P1=0 1 0 1 1=1P2=0 1 0 1 1=1P3

42、=1 0 1 1=1P3P2P1=111，第7位出錯(cuò)，可糾正為 0011000，故欲傳送的信息為 1000O(5) 如接收到的漢明碼為1000000,P1=1 0 0 0 1=0P2=0 1 0 0 1=0P3=0 0 0 1=1P3P2P1=100，第4位出錯(cuò)，可糾正為 1001000，故欲傳送的信息為0000。(6) 如接收到的漢明碼為1110001,P1=1 1 0 1 1=0P2=1 1 0 1 1=0P3=0 0 1 1=0P3P2P1=000，傳送無(wú)錯(cuò)，故欲傳送的信息為1001 o42、將下列數(shù)轉(zhuǎn)化成為規(guī)格化浮點(diǎn)數(shù)，格式：階碼1位數(shù)符），階碼用移碼表示，尾數(shù)用補(bǔ)碼表示。55、將下列

43、數(shù)轉(zhuǎn)化成為規(guī)格化浮點(diǎn)數(shù)，格式為：階碼括 1 位數(shù)符）O （1） -10011.101011; （2） +0.064、將下列數(shù)轉(zhuǎn)化成為規(guī)格化浮點(diǎn)數(shù)，格式為：階碼6位（包括1位階符），尾數(shù)10位（包括（1）+1111.1111; （2） -0.0000011116位（包括1位階符），尾數(shù)10位（包6位（包括1位階符），尾數(shù)10位（包括 1 位數(shù)符）。（1） -10001.101000; （2） +0.0000016、用16k 4位的RAM芯片構(gòu)成16KX16位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ)器 的組成邏輯框圖。14、用16k 6位的SRAM芯片構(gòu)成64KX16位的存儲(chǔ)器，分析需要多少片，并畫(huà)

44、出該存儲(chǔ) 器的組成邏輯框圖。22、用16k 位的SRAM芯片構(gòu)成16K32位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ) 器的組成邏輯框圖。30、用1k 4位的RAM芯片構(gòu)成4KX8位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ)器的 組成邏輯框圖。38、用32k 4位的RAM芯片構(gòu)成128K 128位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存 儲(chǔ)器的組成邏輯框圖。46、用2k 位的RAM芯片構(gòu)成8KX16位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ)器的 組成邏輯框圖。56、用128k 位的RAM芯片構(gòu)成512KX8位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ) 器的組成邏輯框圖。62、用16k 64位的RAM芯片構(gòu)成64

45、KX128位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ) 器的組成邏輯框圖。70、用2k 4位的RAM芯片構(gòu)成8KX8位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ)器的 組成邏輯框圖。80、用8k疋位的RAM芯片構(gòu)成32KX16位的存儲(chǔ)器，分析需要多少片，并畫(huà)出該存儲(chǔ)器 的組成邏輯框圖。61、在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、16個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止位。若要求每秒傳送120個(gè)字符，試述波特率和比特率的概念，并求傳送的波特率和比特率。76、在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止 位。若要求每秒傳送 120個(gè)字符，試求傳送的波特率和比特率。解：一幀

46、包含：1+8+1+2=12位故波特率為：（1+8+1+2）*120=1440bps比特率為：8*120=960bps54、設(shè)主存容量為 512K字，Cache容量為4K字，塊長(zhǎng)為8。（1）設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設(shè)計(jì)主存地址格式。（3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。（4）在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。72、設(shè)主存容量為 2M字，Cache容量為16K字，塊長(zhǎng)為4。（1）設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設(shè)計(jì)主存地址格式。（3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。（4）在全

47、相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。79、設(shè)主存容量為 256K字，Cache容量為2K字，塊長(zhǎng)為4。（1）設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設(shè)計(jì)主存地址格式。（3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。（4）在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。解：（1） Cache 容量為 2K 字，塊長(zhǎng)為 4, Cache 共有 2K/4=2 11/22=29=512 塊,Cache字地址9位，字塊內(nèi)地址為 2位因此，Cache地址格式設(shè)計(jì)如下：Cache字塊地址（9位）字塊內(nèi)地址（2位）（2）主存容量為256K字=218字，主存地址共18位，共分256K/4=2 16塊, 主存字塊標(biāo)記為 18-9-2=7位。直接映射方式下主存地址格式如下:主存字塊標(biāo)記（7位）Cache字塊地址（9位）字塊內(nèi)地址（2位）（3）根據(jù)