EDA數(shù)字電壓表設計報告匯編

1、課程設計任務書稱數(shù)字電壓表設計系別專業(yè)班級學號姓名電子信息工程系2015年6月20日ieda是電子設計自動化 (electronic design automation )的縮 寫，在20世紀60年代中期從計算機輔助設計(cad、計算機輔助 制造(cam 、計算機輔助測試 (cat和計算機輔助工程(cae的 概念發(fā)展而來的。eda技術(shù)就是以計算機為工具，設計者在 eda饕 件平臺上，用硬件描述語言 vhdl完成設計文件，然后由計算機自動 地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直 至對于特定目標芯片的適配編譯、 邏輯映射和編程下載等工作。本電 壓表的電路設計正是用 vhd屏言

2、完成的。此次設計采用的是altera 公司 的quartus ii 7.0 軟件。本次設計的參考電壓為 2.5v,精度為 0.01v。此電壓表的設計特點為通過軟件編程下載到硬件實現(xiàn)，設計周期短，開發(fā)效率高。一、緒 論 3二、設計要求3三、設計過程41 、系統(tǒng)總體框圖 42 、數(shù)字電壓表的基本原理43 、顯示方案4四、單元電路設計51 、 a/d 轉(zhuǎn)換控制模塊5adc0809工作原理 5adc0809工作時序 6cpld 控制adcw羊狀態(tài)機 62 、模擬電壓的計算6碼制變換模塊63 、顯示控制及驅(qū)動模塊74、adc0809gl腳連接 8五、軟件設計91 、 開發(fā)軟件及編程語言簡介92 、 程序

3、流程圖 93 、結(jié)論 9六、總結(jié)設計的收獲與體會9附錄 1 程序清單數(shù)字電壓表（digital voltmeter ）簡稱dvm是大學物理教學和實驗中的重要儀表， 其數(shù)字化是指將連續(xù)的模擬電壓量轉(zhuǎn)換成不連續(xù)、 離散的數(shù)字量并加以顯示。傳統(tǒng)的實驗用模擬電壓表功能單一、精度低、體積大，且存在讀數(shù)時的視差， 長時間連續(xù)使用易引起視覺疲勞， 使用中存在諸多不便。 而目前數(shù)字萬用表的內(nèi)部核心多是模數(shù)轉(zhuǎn)換器， 其精度很大程度上限制了整個表的準確度， 可靠性較差。傳統(tǒng)的數(shù)字電壓表設汁通常以大規(guī)模asic（專用集成電路）為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。 asic 完成從模擬量的輸入到數(shù)字量

4、的輸出，是數(shù)字電壓表的心臟。這種電壓表的設計簡單、精確度高，但是這種設計方法由于采用了 asic器件使得它欠缺靈活性，其系統(tǒng)功能固定，難以更新擴展。 后來發(fā)展起來的用微處理器（ 單片機 ） 控制通用 a/d 轉(zhuǎn)換器件的數(shù)字電壓表的設計的靈活性明顯提高， 系統(tǒng)功能的擴展變得簡單， 但是由于微處理器的引腳數(shù)量有限， 其控制轉(zhuǎn)換速度和靈活性還是不能滿足日益發(fā)展的電子工業(yè)的需求。 而應用eda技術(shù)及fpga具集成度高、速度快、性能十分可靠、用戶可自由編程且編程語言通俗易懂、系統(tǒng)功能擴展非常方便。采用fpga5片控制通用a/d轉(zhuǎn)換器可使速度、靈活性大大優(yōu)于由微處理器和通用 a/d 轉(zhuǎn)換器構(gòu)成的數(shù)字電壓表

5、。本設計的a/d轉(zhuǎn)換器件選用adc0809（寸模擬電壓采樣，以一片高性能 fpga芯片為控制核心， 以軟件實現(xiàn)了諸多硬件功能， 對電壓信號的轉(zhuǎn)換結(jié)果進行準確實時的運算處理并送出顯示。 系統(tǒng)的主要功能都集成在一塊芯片上， 大大減少了系統(tǒng)的分立元件數(shù)量， 降低了功耗， 增加了可靠性， 較好地實現(xiàn)了電壓的精準測量。二、設計要求設計一個數(shù)字電壓表， 利用 8 位 a/d 轉(zhuǎn)換器， 將連續(xù)的模擬電信號轉(zhuǎn)換成離散的數(shù)字電信號，并加以顯示，要求其量程為0-5v,分辨率約為0.02v,三位數(shù)碼管顯示，其中一位為整數(shù)，兩位為小數(shù)，能正確顯示小數(shù)點。11三、設計過程1、系統(tǒng)總體框圖圖1.4系統(tǒng)總體框圖2、數(shù)字電壓

6、表的基本原理ado0809w 集及轉(zhuǎn)換可編程芯片數(shù)據(jù)處 理數(shù)碼管顯示數(shù)字電壓表系統(tǒng)由a/d轉(zhuǎn)換控制模塊、數(shù)據(jù)轉(zhuǎn)換模塊、動態(tài)掃描與譯碼模塊 三部分構(gòu)成。a/d轉(zhuǎn)換控制模塊控外部a/d轉(zhuǎn)換器，動態(tài)掃描與譯碼模塊向外部 數(shù)碼管顯示電路輸出數(shù)據(jù)。a/d轉(zhuǎn)換器負責采集模擬電壓，轉(zhuǎn)換成 8位數(shù)字信號送入cpld的a/d轉(zhuǎn)換 控制模塊，a/d轉(zhuǎn)換控制模塊負責a/d轉(zhuǎn)換的啟動、地址鎖存、輸入通道選擇、 數(shù)據(jù)讀取等工作，數(shù)據(jù)轉(zhuǎn)換模塊將 8位二進制數(shù)據(jù)轉(zhuǎn)換成16位十進制bcm送 入動態(tài)掃描與譯碼模塊，最后通過數(shù)碼管顯示當前電壓值。四、單元電路設計1、a/d轉(zhuǎn)換控制模塊作為a/d轉(zhuǎn)換器的adc0809片內(nèi)有8路模擬

7、開關，分辨率為8位，轉(zhuǎn)換時 間約100us,含鎖存控制的8路多路開關，輸出由三態(tài)緩沖器控制，單 5v電源 供電。分辨率是指a/d轉(zhuǎn)換器能分辨的最小模擬輸入量，通常用能轉(zhuǎn)換成的數(shù)字量 的位數(shù)來表示，如8位、10位、12位、16位等。位數(shù)越高，分辨率越高。例如， 對于8位a/d轉(zhuǎn)換器，當輸入電壓滿刻度為 5v時，其輸出數(shù)字量的變化范圍為 02a8-1 ,轉(zhuǎn)換電路對輸入模擬電壓的分辨能力為 5v/ (2a8-1) =19.6mm量程是指a/d轉(zhuǎn)換器所能轉(zhuǎn)換的輸入電壓范圍。如圖所示為adc0809e片的封裝弓i腳圖，10> c1kvccstarte0cino£iniin2doin3di

8、1bmd2in5d3in7d5d6add ad7add badd calevref+vref-gnd】67769j7142153s4技5j525如2j17我23*b由圖可知芯片有28只引腳，采用雙列直插式的封裝。各引腳功能如下：in7in08路模擬信號輸入通道。adc0809寸輸入的模擬量要求主要為： 信號單極性，電壓范圍05v。adda addb add3位地址線。addams地址，adde高位地址， 組成3位二進制碼000111,分別選中in0in7。2ale-地址鎖存允許信號，高電平時允許 adda addb addo示當前通 道被選中，上升沿時將通道地址鎖存至地址鎖存器中。star啟動

9、轉(zhuǎn)換信號。start:升沿時，所有內(nèi)部寄存器清 0; startf降沿時，開始進行a/d轉(zhuǎn)換。在a/d轉(zhuǎn)換期間，star深持低電平。eoc-a/d轉(zhuǎn)換結(jié)束信號。eoc=。正在進行轉(zhuǎn)換；eoc=1 a/d轉(zhuǎn)換完畢， 常用作中斷申請信號。oe-輸出允許信號，高電平有效，用來打開三態(tài)輸出鎖存器。oe=0輸出數(shù)據(jù)線呈高阻態(tài)；oe=1輸出轉(zhuǎn)換得到的數(shù)據(jù)。cloc k一外部時鐘脈沖輸入端。adc080的部沒有時鐘電路，所需時鐘信號由外界提供，要求頻率范圍10kh- 1.5mhzd7d0數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式。vcc 單+5v電源。gnd接地0如圖所示，為adc0809t作時序圖。in0in7是模擬

10、信號的輸入端，通過 addc addb adda*址選擇信號來選擇模 擬信號具體從哪個端口輸入，當 ale產(chǎn)生上升沿，地址信號就存入地址寄存器， 下降沿時則開始a/d轉(zhuǎn)換；eocm氐電平時表示a/d轉(zhuǎn)換進行中，高電平時表示 a/d轉(zhuǎn)換結(jié)束；oe位低電平時，輸出數(shù)據(jù)線高阻態(tài)，當 3oe出現(xiàn)高電平，則打 開三態(tài)輸出鎖存器，輸出八位數(shù)據(jù) d7dqst0又執(zhí)dc0809臺*st1啟勢/dm奐*st2采樣周期中省彳生oc0i#轉(zhuǎn)檢*st3發(fā)出數(shù)據(jù)允許 始t巾合公oe ±1化eoc=t換結(jié)束據(jù)輸出有效st4+ 發(fā)出鎖存信號lock 0->1cpld控制ad睬樣狀態(tài)圖com process(

11、cs,eoc)begin-主控進程，規(guī)定各狀態(tài)轉(zhuǎn)換方式case cs iswhen st0=>ale<='0'start<='0'lock<='0'oe<='0'next_state <= st1;-0809初始化when st1=>ale<='1'start<='1'lock<='0'oe<='0'next_state <= st2;-啟動采樣when st2=> ale<='

12、;0'start<='0'lock<='0'oe<='0'if (eoc='1') then next_state <= st3; -eoc=1表明轉(zhuǎn)換結(jié)束else next_state <= st2;-轉(zhuǎn)換未結(jié)束，繼續(xù)等待end if ; when st3=> ale<='0'start<='0'lock<='0'oe<='1' next_state <= st4;-開啟oe,輸出轉(zhuǎn)換好的數(shù)據(jù)

13、when st4=> ale<='0'start<='0'lock<='t;oe<='t; next_state <= st0; when others => ale<='0'start<='0'lock<='0'oe<='0'next_state <= st0; end case ; end process com;2、模擬電壓的計算 電壓值=采樣值/255*參考電壓 取小數(shù)點后兩位div_temp<=

14、regl * "00000101"=» regl*5v(參考電壓)regl_t1 <= div_temp(15 downto 8); /255*5電壓整數(shù)部分div_temp1 <= div_temp( 7 downto 0)*"00001010"regl_t2 <= div_temp1( 15 downto 8);小數(shù)點后第一位div_temp2 <=div_temp( 7 downto 0)*"00110010"regl_t3 <= div_temp2( 15 downto 8);小數(shù)點后第

15、二位-此處沒有實現(xiàn)2進制轉(zhuǎn)換bcd碼case cnt8 iswhen"00"=>bt t<="111110"<=regl_t3(3 downto);-when"01"=>bt t<="111101"<=regl_t2(3 downto);-when"10"=>btt<="111011"<=regl_t1(3 downto);-數(shù)碼管位選ds1數(shù)碼管位選ds2數(shù)碼管位選ds3when others => null;en

16、d case ;bt <= bt_t;clockstarteocoe功能后效000a/d開始轉(zhuǎn)換后效010轉(zhuǎn)換結(jié)束后效011允許數(shù)據(jù)輸出3、顯示控制及驅(qū)動模塊采用led數(shù)碼管，采用數(shù)碼管動態(tài)顯示，數(shù)碼管具有結(jié)構(gòu)簡單、低損耗、 壽命長、耐老化、成本低、對外界要求低、易于維護、操作簡單，編程簡單等優(yōu) 點。但是也有一個明顯的缺點，即顯示的信息量非常有限，只能顯示幾個有限的 阿拉伯數(shù)字與字母，電路圖如圖1.3.1所示。圖1.3.八段發(fā)光二極管顯示器原理結(jié)電壓值的顯示：最常用到的二進制轉(zhuǎn)換成bc則的方法是用除法。先用得到 的16位二進制數(shù)除以10000,得到的商就是模擬電壓值的整數(shù)部分（模擬電壓

17、的輸入為0-5v,所以整數(shù)部分只有1位），得到的余數(shù)是模擬電壓值的小數(shù)部 分；接下來用余數(shù)除以1000,商是十分位，余數(shù)彳為被除數(shù)再除以100,商為百 分位，余數(shù)再除以10,商為千分位。這樣就將16位的二進制數(shù)轉(zhuǎn)換成了 4位bcd 碼。電壓值的顯示可由數(shù)碼管實現(xiàn)。本系統(tǒng)選用了三個數(shù)碼管顯示。整個電路十分簡 潔。系統(tǒng)工作過程首先由fpgam adc080吸數(shù)碼管進行初始化，然后當有輸入 信號v i ,由fpga!過接口向adc0809空制信號控制字，使其對輸入的模擬信 號進行轉(zhuǎn)換，變?yōu)?位的數(shù)字信號送到輸出端，由fpgag過碼制變換等處理后， 再通過與數(shù)碼管的接口驅(qū)動并發(fā)送數(shù)據(jù)。當 adc080

18、睬樣完成后，由碼字變換模 塊將采樣數(shù)字信號轉(zhuǎn)換為數(shù)碼管段碼，實現(xiàn)顯示。adc0809弓i腳連接|r10 5kuo10k5 k1工d7 l'o-4126usdnib2-l2-2esh2-3in-12-52-6in-j2-7in& eocjn-5 add-aintadd-badd-cin7 alercfl-)enable21(2720、ld« 1/0-10_；：d5 hot7rll；dl 1/0-16sd) l'014i1】，j；.d2 0。山id,di l-'o-lnj?!do l'u-1eoc 0-423_i,14255力1122b ale 10-45169oe 1om7-t ustart rcfl+)clock .«hiart lg再10adclk lcm4adcgeg9五、軟件設計1、開發(fā)軟件及編程語言簡介系統(tǒng)采用硬件描述語言 vhdl按模塊化方式進行設計，并將各模塊集成于fpga芯片中，然后通過quartus ii軟件開發(fā)平臺對設計文件自動地完成邏輯編譯、 邏輯化簡、綜合及優(yōu)化、邏輯布局布線、邏輯仿真，最后對 fpga5片進行編程， 實現(xiàn)系統(tǒng)的設計要求。采用vhdl超高速集成電路硬件描述語言設計復雜數(shù)字電路的方法具有很多 優(yōu)點，vhdl®言的設計技術(shù)齊全、方法靈活、支持廣泛。vhdl®言的系