畢業(yè)設(shè)計(jì)-高分辨率AD轉(zhuǎn)換電路的設(shè)計(jì)

1、畢業(yè)設(shè)計(jì)-高分辨率AD轉(zhuǎn)換電路的設(shè)計(jì) 高分辨率A/D轉(zhuǎn)換電路的設(shè)計(jì)院 、 部： 電氣與信息工程學(xué)院 學(xué)生姓名： 指導(dǎo)教師： 職稱 教授 職稱 講師 專 業(yè)： 電子信息工程 班 級(jí)： 電子09 完成時(shí)間： 7>2013.5 摘 要當(dāng)今社會(huì)是一個(gè)信息社會(huì)，隨著通信技術(shù)、計(jì)算機(jī)技術(shù)和微電子技術(shù)的高速發(fā)展，信息技術(shù)已滲透到全社會(huì)（例如軍事、民用）各個(gè)角落，特別是在現(xiàn)代控制通信及檢測(cè)等領(lǐng)域本次設(shè)計(jì)的A/D轉(zhuǎn)換電路由高精度、低溫漂的基準(zhǔn)源和CPLD構(gòu)建，實(shí)現(xiàn)高精度、高分辨率的16位A/D轉(zhuǎn)換。由系統(tǒng)提供0100mV連續(xù)可調(diào)的高精度測(cè)試用基準(zhǔn)源，其中模擬輸入電壓為0100mV，電壓通過精準(zhǔn)的放大和偏置

2、后送給集成芯片AD650進(jìn)行V/F變換，轉(zhuǎn)換出來的頻率信號(hào)由CPLD電路進(jìn)行測(cè)量，結(jié)果送交控制器，產(chǎn)生16位A/D轉(zhuǎn)換結(jié)果，最后通過LED顯示器來對(duì)轉(zhuǎn)換結(jié)果進(jìn)行顯示。為了進(jìn)一步降低干擾，A/D轉(zhuǎn)換和控制電路還采用了光速光電耦合器進(jìn)行了電氣隔離。關(guān)鍵詞：V/F；CPLD；頻率計(jì)；A/D轉(zhuǎn)換AbstractIn today's society is A information society, with the communication technology, computer technology and the rapid development of modern microele

3、ctronics technology, information technology has penetrated into the whole society such as military and civilian , especially in the field of modern control, communication and detection, and A/D conversion technology in information processing technology plays an important role, especially in high spe

4、ed and high resolution A/D converter has become A modern advanced electronic devices or electronic systems in the indispensable important component. It is widely used in radar, sonar, high-resolution video and image display, military and medical imaging, high performance controller and sensors, digi

5、tal meters, all kinds of detection control system and digital communications, including wireless phone and the base station receiver system, etc. It is widely used in radar, sonar, high-resolution video and image display, military and medical imaging, high performance controller and sensors, digital

6、 meters, all kinds of detection control system and digital communications, including wireless phone and the base station receiver system, etc.This circuit, which is built in the base of analog devices and complicated programmable logic device CPLD , can deliver 18bit A/D result with high precision.

7、To achieve high precision, The devices that are used in this system should have the characteristic of very love temperature drift .The inputting 0-100mV voltage is first amplified and deflected ,and then delivered to AD650 to perform V/F . The outputting frequency is measured with high precision by

8、CPLD, and the Micro-controller calculate the result .To test the performance of the A/D characteristic, a high precise 0-100mV voltage souse is also available in this system. To reduce the disturbance ,a high speed photoelectricity-coupler is used to insulate the A/D part and the control circuit.Key

9、 word: V/F；CPLD；cymometer；A/D conversion目 錄1緒論11.1研究背景及意義11.2國(guó)內(nèi)外研究現(xiàn)狀21.3研究?jī)?nèi)容及章節(jié)安排22.系統(tǒng)方案42.1系統(tǒng)設(shè)計(jì)要求42.2系統(tǒng)組成框圖和方案論證4成框圖4體方案的論證42.3系統(tǒng)基本方案52.4各模塊方案選擇和論證62.5系統(tǒng)各模塊的最終方案93.系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn)103.1系統(tǒng)硬件的基本組成部分103.2主要單元電路的設(shè)計(jì)10 精密測(cè)試基準(zhǔn)源10 電壓的放大及偏置11 V/F轉(zhuǎn)換電路的設(shè)計(jì)12 等精度頻率計(jì)的設(shè)計(jì)16示部分的設(shè)計(jì)18路的設(shè)計(jì)18隔離電路的設(shè)計(jì)19PLD的頻率計(jì)電路20 LED顯示器的設(shè)計(jì)214

10、. 系統(tǒng)的軟件設(shè)計(jì)234.1程序流程圖和主程序介紹234.2等精度頻率計(jì)VHDL子程序245.系統(tǒng)測(cè)試265.1測(cè)試儀器265.2 電壓信號(hào)源的輸出測(cè)試265.3 A/D轉(zhuǎn)換線性度測(cè)量275.4 測(cè)試結(jié)果誤差分析27參考文獻(xiàn)29致 謝30附錄A31附錄B38附錄C401緒論當(dāng)今社會(huì)是一個(gè)信息社會(huì)，隨著計(jì)算機(jī)技術(shù)、通信技術(shù)和微電子技術(shù)的高速發(fā)展，信息技術(shù)已滲透到軍事、民用領(lǐng)域的各個(gè)角落，特別是在現(xiàn)代控制通信及檢測(cè)等領(lǐng)域，為了提高系統(tǒng)的性能指標(biāo)，廣泛采用了數(shù)字計(jì)算機(jī)技術(shù)對(duì)信號(hào)的處理。系統(tǒng)的實(shí)際對(duì)象往往都是一些模擬量 如壓力溫度圖像位移等 ,要使數(shù)字儀表計(jì)算機(jī)能識(shí)別處理這些信號(hào)，首先將這些模擬信號(hào)轉(zhuǎn)

11、換成數(shù)字信號(hào)；經(jīng)計(jì)算機(jī)分析。處理后輸出的數(shù)字量也需要將其轉(zhuǎn)換為相應(yīng)模擬信號(hào)才能為執(zhí)行機(jī)構(gòu)所接受。，就需要一種能在模擬信號(hào)與數(shù)字信號(hào)之間起橋梁作用的電路-模數(shù)和數(shù)模轉(zhuǎn)換器。將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的電路，稱為模數(shù)轉(zhuǎn)換器 簡(jiǎn)稱a/d轉(zhuǎn)換器或adc,analog to digital converter a/d轉(zhuǎn)換器已成為信息系統(tǒng)中不可缺的組成部分現(xiàn)實(shí)世界的模擬信號(hào)變換成數(shù)字以進(jìn)行處理及其他操作。型A/D轉(zhuǎn)換器，又稱為過采樣A/D轉(zhuǎn)換器。雖然出現(xiàn)得較晚，但卻具有分辨率高，價(jià)格便宜以及抗干擾能力強(qiáng)等優(yōu)點(diǎn)，所以其應(yīng)用已日漸增多。積分型A/D轉(zhuǎn)換器。也稱雙斜率或多斜率A/D轉(zhuǎn)換器。應(yīng)用最為廣泛， 具有精度

12、高、抗干擾能力強(qiáng)等優(yōu)點(diǎn)。比較適合于對(duì)轉(zhuǎn)換速度要求不高，環(huán)境惡劣的應(yīng)用場(chǎng)合。逐次逼近型A/D轉(zhuǎn)換器。原理簡(jiǎn)單，便于實(shí)現(xiàn)，不存在時(shí)間延遲問題， 適用于中等速率且分辨率要求較高的應(yīng)用場(chǎng)合。閃爍型A/D轉(zhuǎn)換器。最大特點(diǎn)是速度快，但功耗大且電路復(fù)雜，所以芯片尺寸也比較大1。以計(jì)算機(jī)、數(shù)字通訊數(shù)字系統(tǒng)是處理數(shù)字信號(hào)的電路系統(tǒng)。，在實(shí)際應(yīng)用中，遇到的是連續(xù)變化的模擬量，因此，需要一種接口電路將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)A/D轉(zhuǎn)換器正是這種應(yīng)運(yùn)而生的。目前國(guó)內(nèi)的研究水平較之國(guó)際整體水平有一定差距，對(duì)高端模數(shù)轉(zhuǎn)換器的研究不多見，當(dāng)然這與我國(guó)是從上世紀(jì)七十年代才起步研究A/D轉(zhuǎn)換器有很大的關(guān)系。m工藝的10位、80M

13、SPS的流水線A/D轉(zhuǎn)換器。國(guó)內(nèi)外的研究和生產(chǎn)動(dòng)態(tài)表明，我國(guó)在模擬數(shù)轉(zhuǎn)換器的研究上起步較晚，技術(shù)力量比較薄弱。因此，設(shè)計(jì)生產(chǎn)出自己的高速高性能A/D轉(zhuǎn)換器已成為當(dāng)務(wù)之急。同時(shí)還可以得出這樣的結(jié)論：今后高性能A/D轉(zhuǎn)換器的發(fā)展方向主要包括:更快的速度、更高的精度、更低的功耗，更簡(jiǎn)單的電路結(jié)構(gòu)、更小的電路面積、更加廣泛的應(yīng)用范圍以及以上幾方面的協(xié)調(diào)發(fā)展。 本論文主要研究高分辨率A/D轉(zhuǎn)換電路的工作和設(shè)計(jì)原理，重點(diǎn)對(duì)基準(zhǔn)電壓源、V/F轉(zhuǎn)換以及CPLD頻率測(cè)試計(jì)進(jìn)行了研究。本文研究重點(diǎn)和難點(diǎn)如下: 1 基準(zhǔn)電壓源。對(duì)于16位的AD轉(zhuǎn)換器，且滿幅度輸入電壓僅為100mV，如果要對(duì)它的性能進(jìn)行測(cè)試，則需要

14、非常高精度以及非常低溫漂的基準(zhǔn)源，市場(chǎng)上很難找到這樣的基準(zhǔn)源，因此需要自已動(dòng)手制造。（2）V/F轉(zhuǎn)換。V/F轉(zhuǎn)換作為本次設(shè)計(jì)的核心模塊，必須要有較低的最佳溫度穩(wěn)定性和較高的滿刻度頻率響應(yīng)，才能滿足設(shè)計(jì)要求。在經(jīng)過綜合考慮后，決定采用V/F轉(zhuǎn)換專用集成芯AD650，再輔以的外圍電路實(shí)現(xiàn)V/F轉(zhuǎn)換電路的設(shè)計(jì)。（3）CPLD頻率測(cè)試計(jì)。CPLD頻率測(cè)試計(jì)既是本文的重點(diǎn)也是難點(diǎn)，對(duì)V/F變換后的頻率進(jìn)行測(cè)量時(shí)，由于頻率較高，一般在幾十KHz甚至上百KHz，要實(shí)現(xiàn)快速準(zhǔn)確的測(cè)量頻率，必須要有良好的硬件響應(yīng)速度和良好的測(cè)量策略。在經(jīng)過多次考慮后，決定選擇自行設(shè)計(jì)一個(gè)CPLD頻率測(cè)試計(jì)來進(jìn)行頻率測(cè)試。本論文

15、章節(jié)安排如下： 第一章主要敘述了本次課題的研究背景和意義，國(guó)內(nèi)外研究現(xiàn)狀和全文章節(jié)體系。第二章主要敘述了本文設(shè)計(jì)的系統(tǒng)方案。其中包括畢業(yè)設(shè)計(jì)的設(shè)計(jì)要求，簡(jiǎn)單介紹了一下A/D轉(zhuǎn)換器的原理、類型以及工作方式。初步描繪了系統(tǒng)組成框圖，并將系統(tǒng)劃分為電壓發(fā)生部分、模擬-數(shù)字轉(zhuǎn)化部分和控制部分三大模塊，然后分別對(duì)這三大模塊進(jìn)行分析論證，選擇設(shè)計(jì)方案，從而決定系統(tǒng)各模塊的最終方案。第三章首先簡(jiǎn)單的介紹了系統(tǒng)基本組成部分，接著開始介紹具體的單元電路設(shè)計(jì)過程，包括： V/F轉(zhuǎn)換電路，電壓的放大和偏置、頻率計(jì)、數(shù)碼管顯示、語(yǔ)音播報(bào)、電源，光耦合隔離。最終將各部分緊密連接形成了一套完善的A/D轉(zhuǎn)換系統(tǒng)。 第四章先

16、簡(jiǎn)要介紹了一下選擇的編程軟件Keil C51,然后畫出控制程序流 程圖，使程序流程清晰明了，最后介紹等精度頻率計(jì)的實(shí)現(xiàn)方法。 第五章是關(guān)于本次設(shè)計(jì)的系統(tǒng)測(cè)試。首先交代自己使用的測(cè)試儀器，然后介紹本次測(cè)試電壓的方法，最后列出本次設(shè)計(jì)測(cè)試結(jié)果的理論值和實(shí)際測(cè)試值，進(jìn)行對(duì)比，找到成功和失敗的地方原因。 最后是本文的一些總結(jié)，對(duì)導(dǎo)師和幫助我的同學(xué)的感謝，并列出本文選用的一些參考文獻(xiàn)，所編寫的程序和本次設(shè)計(jì)的實(shí)物圖。設(shè)計(jì)一個(gè)具有高分辨率A/D轉(zhuǎn)換器，實(shí)現(xiàn)對(duì)模擬電壓的測(cè)量和顯示。采用普通元器件設(shè)計(jì)一個(gè)具有16位分辨率的A/D轉(zhuǎn)換電路，轉(zhuǎn)換速度不低于10次/S，線性誤差小于1%。設(shè)計(jì)并制作一個(gè)具有測(cè)量和顯示

17、功能的儀器或裝置，將該A/D轉(zhuǎn)換電路的結(jié)果顯示出來，有轉(zhuǎn)換結(jié)束信號(hào)，顯示器可采用LED或LCD。要求有一個(gè)A/D轉(zhuǎn)換結(jié)束后的輸出信號(hào)。自行設(shè)計(jì)一個(gè)可以從0100mV連續(xù)調(diào)節(jié)的模擬電壓信號(hào)作為該系統(tǒng)的被測(cè)信號(hào)源，以便對(duì)A/D轉(zhuǎn)換電路的分辨率進(jìn)行測(cè)試。例如輸入100mV電壓時(shí)顯示器顯示值不低于32767。成框圖 本論文設(shè)計(jì)一個(gè)具有高分辨率A/D轉(zhuǎn)換器，實(shí)現(xiàn)對(duì)模擬電壓的測(cè)量和顯示。系統(tǒng)組成框圖1如下2。輸入電壓 A/D轉(zhuǎn)化電路 單片機(jī) 顯示器信號(hào) （自行設(shè)計(jì)） 鍵盤 電源圖 1系統(tǒng)組成框圖體方案的論證根據(jù)題目要求，需要設(shè)計(jì)并制作一個(gè)高精度高分辨率的16位A/D轉(zhuǎn)換器， 從而對(duì)常用的AD轉(zhuǎn)換器進(jìn)行分類

18、并進(jìn)行選擇論證： 方案一：雙積分式 以BCD碼或二進(jìn)制的形式輸出，精度高，抗干擾能力強(qiáng)，價(jià)格便宜，但是轉(zhuǎn)換速度比較低，而且電路設(shè)計(jì)與連接比較復(fù)雜，速度比較慢。方案二：逐次比較式其速度快，以二進(jìn)制的形式輸出，其與CPU之間的連線較多，連線增多、轉(zhuǎn)換位數(shù)增多、導(dǎo)致成本也相應(yīng)增加。并且由于要求位數(shù)太多，連線太多進(jìn)而使系統(tǒng)的穩(wěn)定性受到影響，成本較高。方案三：VFC式利用積分原理，將輸入電流或電壓轉(zhuǎn)換成頻率進(jìn)行輸出，脈沖頻率與輸入電流或電壓成比例，其線性度好、精度高、轉(zhuǎn)換速度居中、與CPU的連線最少、轉(zhuǎn)換位數(shù)與速度可調(diào)，而且轉(zhuǎn)換位數(shù)增加時(shí)不會(huì)增加和CPU 的連線，因此，VFC式為AD轉(zhuǎn)換技術(shù)提供了一種有

19、效且廉價(jià)的解決辦法。方案四：并行比較式。它由電壓比較器，寄存器和代碼轉(zhuǎn)換器三部分組成。因?yàn)檗D(zhuǎn)換是并行的，轉(zhuǎn)換速度最快，但隨著分辨率的提高組建數(shù)目要按級(jí)數(shù)增加，在16位轉(zhuǎn)換應(yīng)用中電路已經(jīng)過于復(fù)雜，極難實(shí)現(xiàn)?？紤]題目要求做一個(gè)16位、10Hz的A/D轉(zhuǎn)換器，實(shí)現(xiàn)對(duì)模擬電壓的測(cè)量和顯示。綜上所述選擇方案三。系統(tǒng)可以劃分為電壓發(fā)生部分、模擬-數(shù)字轉(zhuǎn)化部分和控制部分。其中電壓發(fā)生部分包括：精密測(cè)試電壓源。模擬-數(shù)字轉(zhuǎn)化部分包括：電壓放大和偏置，V/F轉(zhuǎn)換模塊，頻率測(cè)量模塊?？刂撇糠职ǎ嚎刂破髂K，語(yǔ)音模塊，顯示模塊。模塊框圖如圖 2所示。 圖 2系統(tǒng)模塊框圖為實(shí)現(xiàn)各模塊的功能，分別作了幾種不同的設(shè)計(jì)方

20、案并進(jìn)行了論證，我們選取了較好的方案實(shí)現(xiàn)。（1）精密測(cè)試電壓源方案一：普通基準(zhǔn)源直接分壓輸出。這種基準(zhǔn)源有很多，市場(chǎng)上容易買到，如MC1403，TL431,LM336等?？墒沁@種方式的輸出阻抗較高，分壓不是十分準(zhǔn)確。方案二：直接由D/A輸出。優(yōu)點(diǎn)是可以程控，可以由鍵盤來設(shè)定輸出。但是一般的D/A位數(shù)比較低，并且其精度和溫漂都難以達(dá)到理想。方案三：精密低溫漂高檔基準(zhǔn)源，元件分壓后借助精密運(yùn)放進(jìn)行輸出緩沖。本方案能夠提供比較大的輸出電流，高檔的基準(zhǔn)源和運(yùn)放可以保證低的溫漂特性和輸出的精度?？紤]到系統(tǒng)對(duì)溫漂的要求非常嚴(yán)格，雖然對(duì)精度的要求不像溫漂要求那么嚴(yán)格，但是必須選擇方案三。 （2）V/F轉(zhuǎn)換方

21、案一：采用集成型555定時(shí)器，可以很方便的與單片機(jī)實(shí)現(xiàn)接口通信，價(jià)格比較便宜且容易購(gòu)買，但其響應(yīng)速度較慢，外圍電路比較復(fù)雜，只適合用于一些要求不太高的場(chǎng)合。方案二：采用V/F轉(zhuǎn)換專用集成芯片LM331作為核心部件，輔以的外圍電路實(shí)現(xiàn)。LM331是美國(guó)NS公司出產(chǎn)的性能價(jià)格較高的集成芯片，可以用作精密頻率電壓轉(zhuǎn)換器、長(zhǎng)時(shí)間積分器、A/D轉(zhuǎn)換器及其他相關(guān)器件。LM331采用了新的溫度補(bǔ)償能隙基準(zhǔn)電路，并且在整個(gè)工作溫度范圍內(nèi)和低到4.0V電源電壓下都能夠有極高的精度。集成芯片LM331的動(dòng)態(tài)范圍寬，可達(dá)到100dB；線性度好，最大非線性失真小于0.01，工作頻率低到0.1Hz時(shí)仍然有較好的線性；變

22、換精度高，數(shù)字分辨率可以達(dá)到12位；外接電路簡(jiǎn)單，只需接入幾個(gè)外部元件就可方便構(gòu)成V/F變換電路，并且容易保證轉(zhuǎn)換精度。最佳溫度穩(wěn)定性為±50ppm/，滿刻度量程為1Hz100kHz3。方案三：采用V/F轉(zhuǎn)換專用集成芯片 AD650 ，再輔以的外圍電路就可實(shí)現(xiàn)。AD650集成芯片是美國(guó)的ANALOG DEVICES公司近年推出的高精度電壓頻率 V/F 轉(zhuǎn)換器，它由積分器、精密電流源、比較器、輸出晶體管和單穩(wěn)多諧振蕩器組成。其電路在± 15V的電源電壓下，功耗電流將小于15mA，滿刻度為1MHz時(shí)，其非線性度將小于0.07。AD650既能夠用于頻率電壓轉(zhuǎn)換器，又可用于電壓頻率

23、轉(zhuǎn)換器。AD650的滿刻度頻率很高,可以達(dá)到1MHz；具有非常低的非線性度：在10kHz滿刻度時(shí)非線性度將小于0.002，在l0kHz滿刻度時(shí)非線性度將小于0.005,在1MHz滿刻度時(shí)非線性度將小于007；并且最佳溫度穩(wěn)定性為±150ppm/。完全可以達(dá)到題目對(duì)精度以及線性度的要求【4】。V/F轉(zhuǎn)換作為本次設(shè)計(jì)的核心模塊，必須要有較低的最佳溫度穩(wěn)定性和較高的滿刻度頻率響應(yīng)。LM331具有較低的最佳溫度穩(wěn)定性，但其滿刻度頻率只有100kHz，數(shù)字分辨率只能達(dá)到12位；而盡管 AD650 的最佳溫度穩(wěn)定性不如LM331好，但其滿刻度頻率高，線性度也能夠完全符合要求。綜上所述，選擇了AD

24、650作為V/F轉(zhuǎn)換的核心器件。（3）頻率測(cè)量對(duì)V/F變換后的頻率進(jìn)行測(cè)量，由于頻率較高，一般在幾十k甚至上百k，要實(shí)現(xiàn)快速準(zhǔn)確的測(cè)量頻率，必須要有良好的硬件響應(yīng)速度和良好的測(cè)量策略。方案一：用單片機(jī)的計(jì)數(shù)器對(duì)基準(zhǔn)時(shí)鐘源進(jìn)行計(jì)數(shù)。然后通過計(jì)數(shù)的比值計(jì)算出被測(cè)信號(hào)的頻率。這種方案節(jié)省硬件，用一片單片機(jī)實(shí)現(xiàn)計(jì)數(shù)，運(yùn)算等工作。但是，由于單片機(jī)內(nèi)部的計(jì)數(shù)器所能計(jì)數(shù)的頻率有限，且通用單片機(jī)內(nèi)部時(shí)鐘精度較低，更重要的是開始計(jì)數(shù)和停止計(jì)數(shù)難以做到同步。所以，此種方法測(cè)得的頻率精度比較低，頻率帶寬也較窄。方案二：用8253等專用硬件計(jì)數(shù)器配合邏輯電路設(shè)計(jì)一套硬件測(cè)量電路。此種電路如果能合理設(shè)計(jì)，能做到實(shí)時(shí)性好

25、，測(cè)量準(zhǔn)確。但是設(shè)計(jì)起來較為麻煩，需要的硬件多，電路制作復(fù)雜，由于引腳太多搭焊和線路連接都比較繁瑣，調(diào)試起來很難發(fā)現(xiàn)問題所在。方案三：采用CPLD（復(fù)雜可編程邏輯器件）來編寫代碼以實(shí)現(xiàn)頻率計(jì)數(shù)功能。CPLD響應(yīng)速度快可以達(dá)到十幾納秒甚至幾納秒，且響應(yīng)頻率可以達(dá)到幾十兆甚至上百兆，能夠?qū)崿F(xiàn)高速計(jì)數(shù)?？删幊踢壿嬈骷軌蛴么a實(shí)現(xiàn)硬件的功能，不需要大規(guī)模的搭焊、跳線，并且容易修改，一塊芯片就能夠?qū)崿F(xiàn)一大塊板子的功能而且性能比傳統(tǒng)的電路連接方式更好。我們可以運(yùn)用EDA軟件仿真、在線調(diào)試，易于進(jìn)行功能擴(kuò)展，電路一次即可成型，不必對(duì)實(shí)際焊接的電路再進(jìn)行繁瑣的調(diào)試、修改，對(duì)于越大規(guī)模的數(shù)字電路優(yōu)越性越強(qiáng)5。

26、綜上所述，考慮到時(shí)間的緊迫性和本題目要求達(dá)到16位的高分辨率，計(jì)數(shù)器必須達(dá)到很高的響應(yīng)速度而且易于實(shí)現(xiàn)，所以選用方案三。（4）控制器由于本此設(shè)計(jì)對(duì)與運(yùn)算控制器的響應(yīng)速度要求并不是很高，只是在與CPLD通訊的時(shí)候要求有較高的響應(yīng)速度，且可進(jìn)行大量的數(shù)據(jù)運(yùn)算。我們有兩種方案可供選擇：方案一：采用FGPA（現(xiàn)場(chǎng)可編程門陣列）作為系統(tǒng)的控制器。FGPA可實(shí)現(xiàn)各種復(fù)雜的邏輯功能，規(guī)模大，密度高，它將所有的器件集成在一塊芯片上，減小了體積，提高了穩(wěn)定性，并且可應(yīng)用EDA軟件仿真、在線調(diào)試，易于進(jìn)行功能擴(kuò)展，響應(yīng)速度快。但由于本設(shè)計(jì)對(duì)控制器的響應(yīng)速度要求不高，F(xiàn)GPA的高速處理優(yōu)勢(shì)得不到充分體現(xiàn)，并且由于芯

27、片集成度很高，成本偏高，同時(shí)由于引腳較多，電路板的布線比較復(fù)雜，加重了電路設(shè)計(jì)和實(shí)際焊接的工作。方案二：選擇凌陽(yáng)公司出產(chǎn)的SPCE061A單片機(jī)。該單片機(jī)算術(shù)運(yùn)算能力比較強(qiáng)，其軟件編程十分靈活，自由度大，軟件編程實(shí)現(xiàn)各種算法和邏輯控制產(chǎn)生功耗小，技術(shù)相對(duì)成熟，成本較低，I/O 口較多，外擴(kuò)比較容易，其響應(yīng)速度能夠達(dá)到系統(tǒng)要求。而且SPEC061A單片機(jī)自帶語(yǔ)音模塊，便于實(shí)現(xiàn)語(yǔ)音的添加6。綜上所述，選擇方案二。（5）顯示在A/D轉(zhuǎn)換完成后，由于系統(tǒng)對(duì)A/D轉(zhuǎn)換結(jié)果需要有一個(gè)比較清晰的顯示，因此考慮了以下幾種方案。方案一：使用液晶顯示屏（LCD）來顯示轉(zhuǎn)換結(jié)果。液晶顯示屏 LCD 具有輕薄短小，耗

28、電量低，無輻射危險(xiǎn)，可以平面直角顯示以及影像比較穩(wěn)定不易閃爍等優(yōu)勢(shì)，顯示面積大，畫面效果比較好，分辨率高，抗干擾能力較強(qiáng)和顯示形式較靈活等優(yōu)點(diǎn)，但是編程工作量比較大，控制其占用資源比較多。方案二：使用傳統(tǒng)的數(shù)碼管（LED）顯示轉(zhuǎn)換結(jié)果。數(shù)碼管（LED）對(duì)環(huán)境因素要求較低，顯示明亮，采用BCD編碼顯示數(shù)字，程序編譯相對(duì)容易，資源占用少。并且由于本人在學(xué)習(xí)單片機(jī)時(shí)主要學(xué)習(xí)的是LED顯示器方面的內(nèi)容，對(duì)這方面也比較熟悉，在編寫程序時(shí)也相對(duì)容易一些。根據(jù)以上論述，采用方案二。（6）語(yǔ)音雖然設(shè)計(jì)要求中沒要求必須設(shè)置語(yǔ)音報(bào)數(shù)，但是由于凌陽(yáng)公司的SPCE061A單片機(jī)自帶語(yǔ)音錄入、播放模塊，可實(shí)現(xiàn)簡(jiǎn)單的報(bào)數(shù)

29、、說明功能?？梢允∪プ约褐谱魍鈬娐贰U(kuò)展ROM存儲(chǔ)單元存儲(chǔ)語(yǔ)音資源的繁瑣。盡管SPCE061A單片機(jī)內(nèi)部Flash比較小，但因本系統(tǒng)對(duì)資源的要求較低，自帶的語(yǔ)音模塊完全夠用。因此嘗試語(yǔ)音和數(shù)碼管報(bào)數(shù)同時(shí)進(jìn)行。（7）電氣隔離由于AD650對(duì)外部電磁干擾反應(yīng)非常敏感，V/F轉(zhuǎn)換部分必須與測(cè)量顯示部分實(shí)現(xiàn)電氣隔離，我們考慮了以下兩種方案。方案一：采用霍爾元件進(jìn)行磁隔離，霍爾元件比較便宜，容易加工制作，便于實(shí)現(xiàn)。但是由于它是一種永磁元件，會(huì)對(duì)電路場(chǎng)產(chǎn)生額外的電磁影響，而且本系統(tǒng)要求的頻率較高，磁隔離不適合本系統(tǒng)。方案二：采用光耦合隔離。光耦合可以實(shí)現(xiàn)高速響應(yīng)，而且對(duì)外電路沒有干擾，且電路連接比較方便

30、，唯一的缺點(diǎn)就是成本較高。綜上所述，采用方案二。2.5系統(tǒng)各模塊的最終方案 經(jīng)過仔細(xì)分析和論證，最終決定了系統(tǒng)各模塊的最終方案如下：（1）精密基準(zhǔn)源：采用高精度、低溫漂的電壓基準(zhǔn)AD586分壓作為信號(hào)源；（2）電壓放大及偏置：運(yùn)算放大器ICL7650；（3）V/F轉(zhuǎn)換：選用 AD650芯片；（4）頻率測(cè)試：采用 CPLD（復(fù)雜可編程邏輯器件）；（5）控制器：采用凌陽(yáng)公司的SPCE061A 單片機(jī)；（6）顯示：采用數(shù)碼管（LED）；（7）語(yǔ)音：采用凌陽(yáng)公司SPCE061A單片機(jī)自帶的語(yǔ)音系統(tǒng)；（8）電氣隔離：采用光電耦合。系統(tǒng)基本框圖如圖 3所示。 圖 3 系統(tǒng)框圖本系統(tǒng)可分為電壓信號(hào)產(chǎn)生部分、

31、信號(hào)轉(zhuǎn)換測(cè)量部分和控制部分。具體的單元電路包括： V/F轉(zhuǎn)換電路，信號(hào)調(diào)理電路、頻率計(jì)、鍵盤電路、數(shù)碼管顯示、語(yǔ)音播報(bào)、電源，光耦合隔離。各部分緊密連接形成了一套完善的A/D轉(zhuǎn)換系統(tǒng)。 精密測(cè)試基準(zhǔn)源對(duì)于16位的AD轉(zhuǎn)換器，且滿幅度輸入電壓僅為100mV，如果要對(duì)它的性能進(jìn)行測(cè)試，則需要非常高精度以及非常低溫漂的基準(zhǔn)源，市場(chǎng)上很難找到這樣的基準(zhǔn)源，因此需要自已動(dòng)手制造。AD586是AD公司出產(chǎn)的高精度5V的基準(zhǔn)電壓源,溫漂低至2ppm/，噪聲為100nV/HZ,通過可調(diào)電阻和固定電阻進(jìn)行分壓從而產(chǎn)生0-100mV的電壓。為了增加電壓的負(fù)載能力，需要進(jìn)行電壓跟隨。AD586的管腳圖4如下：圖4

32、AD586的管腳圖。為了降低電源波動(dòng)造成的影響，我們使用了兩個(gè)2.5V的基準(zhǔn)源LM336對(duì)其供電。LM336的輸出電流為10mA，可滿足OPA33的需要。分壓用的電阻為指針式10圈可調(diào)，可以達(dá)到理想的精度。AD586和LM336組成的基準(zhǔn)源電路原理圖如下所示：圖 5基準(zhǔn)源電路原理圖 電壓的放大及偏置0100mV的電壓不能直接送給V/F變換AD650，必須經(jīng)過精密放大和進(jìn)行電位的偏置，只有這樣才能達(dá)到設(shè)計(jì)的精度。這里的運(yùn)放我們選擇的是具有斬波穩(wěn)定功能的 ICL7650運(yùn)算放大器，它可以提供低的偏置電流（10pA）、溫度的穩(wěn)定性、偏置電壓和相對(duì)時(shí)間。輸入的0100mV電壓經(jīng)40倍的放大后，產(chǎn)生04

33、V的輸出，因?yàn)锳D650在0V輸入的情況下，輸出頻率也是0，這樣計(jì)數(shù)得到頻率很難達(dá)到16的精度，因此我們把04V的輸入向上搬移了1V，從而產(chǎn)生15V的輸入信號(hào)送給AD650。如圖，U2構(gòu)成了反相加法器，-Uo 40V-AD V-offset，U3構(gòu)成了單位增益的反相器，從而產(chǎn)生15V的電壓。運(yùn)放的電阻須選用1/1000精度的，方可保證V/F變換的精度6。其原理圖如圖6所示。圖 6電壓放大偏置原理圖 V/F轉(zhuǎn)換電路的設(shè)計(jì)AD650是美國(guó)ANALOG DEVICES公司推出的高精度電壓頻率 V/F 轉(zhuǎn)換器， 可構(gòu)成廉價(jià)高分辨率低速A/D轉(zhuǎn)換器、遠(yuǎn)距離隔離信號(hào)傳輸電路、鎖相環(huán)電路、調(diào)制解調(diào)電路、精密

34、步進(jìn)馬達(dá)速度控制電路、窄帶濾波電路。AD650可用于高分辨率數(shù)模轉(zhuǎn)換器、長(zhǎng)期高精度積分器、雙線高抗噪聲數(shù)字傳輸和數(shù)字電壓表，并可廣泛用于航空、航天、雷達(dá)、通訊、導(dǎo)航、遠(yuǎn)距離字傳輸?shù)阮I(lǐng)域。AD650的輸入電壓可以是正電壓輸入、負(fù)電壓輸入或正負(fù)電壓輸入。 AD650的輸出頻率fOUT與輸入電壓VIN的關(guān)系可用公式3.1來描述。 fOUT VIN7.5C1 R1R3 （1） 上式中R1，R2，R3，C2的取值由式 1 （4）決定，式中VIN為最大輸入電壓，f為滿刻度頻率，VP為輸出電路的電源電壓，一般為5V，IL為負(fù)載電流。 R1R3 VIN0.25mA （2） R2min VP 8mAIL （3）

35、 C2 104SEC f 1000pF min （4）其外部引腳如圖 7所示。 圖 7 AD650外部引腳圖AD650內(nèi)部結(jié)構(gòu)原理圖如圖 8 圖 8AD650內(nèi)部原理圖暫穩(wěn)輸入及輸出波形為圖 9輸入和輸出波形圖為了能夠讓AD650集成芯片的性能完全發(fā)揮，必須正確地選擇該芯片的外圍元件。而在選擇元件時(shí)， VF輸出信號(hào) 頻率 的占空比是最先要考慮的要素，其值t1/ t1+t2 ，能夠從圖中的波形圖看出。在定時(shí)電容 Cos 進(jìn)定后，t1 是一個(gè)定值，（t1 + t2）則需要根據(jù)輸入電壓的大小變化，所以輸入電壓Vi的函數(shù)是占空D。其中當(dāng)輸入滿度電壓時(shí)輸出信號(hào)的占空比Dvs這個(gè)參散對(duì)VF的線性度的影響是

36、最明顯的，如果想要達(dá)到最高的線性度，就一定要選擇 Dvs 25 。根據(jù)公式計(jì)算可知 Dvs 為： （5）若想要求Dvs 25%，Ii必須為0.25mA，雖然外圍僅需要幾個(gè)元件但這幾個(gè)元件決定AD650的實(shí)際轉(zhuǎn)換結(jié)果，所以外圍元件的選擇十分重要。因?yàn)橄到y(tǒng)能夠要求0100mv對(duì)電壓搬移后電壓值仍為正值，所以我們選擇正輸入電路接線方式,如圖10所示：圖 10正輸入接線圖積分電容過大過小都不行，其滿刻度量程與Cos關(guān)系如圖 11所示。圖 11 滿刻度量程與Cos線性關(guān)系在實(shí)際應(yīng)用中，該電容的溫度系數(shù)是一個(gè)重要參數(shù)，它將對(duì) AD650芯片的轉(zhuǎn)換精度有著直接影響。因此，一定要仔細(xì)選擇溫度系數(shù)比較小的電容，

37、在設(shè)計(jì)電路和進(jìn)行實(shí)際安裝時(shí)，也要最大程度的減小寄生電容產(chǎn)生的影響，需要保證Cos與電路引腳盡量靠近，如果可以還應(yīng)對(duì)Cos 進(jìn)行屏蔽，避免電容的容量受到外界環(huán)境中活動(dòng)物體產(chǎn)生的影響，特別是在精度要求較高 005 的情況下更要注意。因此我們選擇具有校正功能的EVOX-PFR系列電容。最后的實(shí)際電路原理如圖 12所示：圖 12 V/F變換原理圖 等精度頻率計(jì)的設(shè)計(jì) （1）CPLD的總體結(jié)構(gòu)近年來迅速發(fā)展起來的復(fù)雜的可編程邏輯器件CPLD，可以認(rèn)為是從EPLD演變的。為了提高集成度，同時(shí)又保持EPLD傳輸時(shí)間可預(yù)測(cè)的優(yōu)點(diǎn)，將若干個(gè)類似于GAL的功能模塊和實(shí)現(xiàn)互連的開關(guān)矩陣集成于同一芯片上，就形成了所謂

38、的CPLD。CPLD多采用CMOS工藝制作。同時(shí)，為了使用方便，越來越多的CPLD都做成了在系統(tǒng)可編程器件ispPLD。在ispPLD電路中除了原有的可編程邏輯電路以外，還集成了編程所需的高壓脈沖產(chǎn)生電路以及編程控制電路。因此，編程時(shí)不需要使用另外的編程器，也無需將ispPLD從系統(tǒng)中拔出，在正常的工作電壓下即可完成對(duì)器件的編程（寫入編程數(shù)據(jù)或擦除。）CPLD產(chǎn)品的種類和型號(hào)繁多，目前各大半導(dǎo)體器件生產(chǎn)廠商仍在不斷推出CPLD新產(chǎn)品。雖然它們的具體結(jié)構(gòu)形式各不相同，但基本上都由若干個(gè)可編程的邏輯模塊、輸入輸出模塊和一些可編程的內(nèi)部連線陣列組成。在ispPLD中都包含有編程電路部分，不過通常在為

39、用戶提供的結(jié)構(gòu)框圖中都沒有畫出。ispPLD的電路結(jié)構(gòu)由32個(gè)通用邏輯模塊（GLB）（2）CPLD的通用邏輯模塊（GLB）通用邏輯模塊GLB的電路結(jié)構(gòu)由可編程的與邏輯陣列、乘積項(xiàng)共享的或邏輯陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。這種結(jié)構(gòu)形式和GAL十分類似，但是它又在GAL的基礎(chǔ)上進(jìn)行了若干改進(jìn)，可以更靈活地進(jìn)行組態(tài)?；蜻壿嬯嚵羞x擇了乘積項(xiàng)共享的結(jié)構(gòu)形式?？梢詫?duì)它的輸入和輸出關(guān)系進(jìn)行編程，4個(gè)輸入F0F3，任何一個(gè)都可以送到4個(gè)D觸發(fā)器當(dāng)中任何一個(gè)的輸入端，每個(gè)輸入又可以同時(shí)送給幾個(gè)觸發(fā)器，4個(gè)輸入還可以再組合成更大規(guī)模的與或邏輯函數(shù)送到任何一個(gè)觸發(fā)器的輸入端。 3 CPLD頻率計(jì)的設(shè)計(jì)

40、由于輸入的信號(hào)是交流信號(hào)而CPLD（現(xiàn)場(chǎng)可編程邏輯器件）和施密特觸發(fā)器是數(shù)字芯片，不識(shí)別負(fù)信號(hào)，要把輸入交流信號(hào)變?yōu)橹绷餍盘?hào)。使用兩個(gè)電阻來實(shí)現(xiàn)電壓鉗位功能，鉗位后的信號(hào)經(jīng)7414（施密特觸發(fā)器）整形為方波后直接輸入CPLD對(duì)其計(jì)數(shù)。因?yàn)镃PLD能夠?qū)崿F(xiàn)高速響應(yīng)和準(zhǔn)確計(jì)數(shù)。其原理圖如圖 13所示。 圖 13頻率計(jì)原理圖頻率計(jì)測(cè)得的數(shù)據(jù)為此系統(tǒng)的A/D轉(zhuǎn)換結(jié)果，由于CPLD的基準(zhǔn)晶振選用的是20.000000M的高精度晶振。由于轉(zhuǎn)換精度由基準(zhǔn)晶振和AD650的V/F滿刻度時(shí)的量程。由于我們?cè)O(shè)計(jì)的A/D轉(zhuǎn)換頻率為50Hz，所以在計(jì)數(shù)周期內(nèi)基準(zhǔn)晶振脈沖個(gè)數(shù)為400000，CPLD因?yàn)殡S機(jī)時(shí)間出現(xiàn)的誤

41、差僅為一個(gè)脈沖，而AD650的滿刻度量程為400000，所以精度可達(dá)到幾百千分之一7。示部分的設(shè)計(jì)圖14凌陽(yáng)SPCE061A單片機(jī)管腳分布圖語(yǔ)音電路的設(shè)計(jì)路的設(shè)計(jì)我們采用的語(yǔ)音電路為凌陽(yáng)SPCE061a開發(fā)板上集成有的語(yǔ)音模塊，它與單片機(jī)接口電路如圖1。該電路非常簡(jiǎn)單，是凌陽(yáng)公司的標(biāo)準(zhǔn)放音電路。圖15 放音電路隔離電路的設(shè)計(jì) AD650的輸出頻率不是方波信號(hào)，而是很窄的斜坡脈沖，很難測(cè)量其頻率，因此先用D觸發(fā)器7474對(duì)其進(jìn)行二分頻，可以同時(shí)實(shí)現(xiàn)邊沿整定和占空比調(diào)整，并輸出占空比50的方波信號(hào)。由于設(shè)計(jì)要求AD轉(zhuǎn)換與控制器電氣隔離，以求減小干擾，所以我們使用了光電耦合進(jìn)行隔離。光耦合器以光為媒

42、介傳輸電。耦對(duì)輸入、輸出電有良好的6N137光耦合器是一款用于單通道的高速光耦合器，其內(nèi)部有一個(gè)850 nm波長(zhǎng)AlGaAs LED和一個(gè)集成檢測(cè)器組成，其檢測(cè)器由一個(gè)光敏、高增益線性運(yùn)放及一個(gè)肖特基鉗位的集電極開路的組成。具有溫度、電流和電壓補(bǔ)償功能，高的輸入輸出隔離，LSTTL/TTL兼容，高速 典型為10MBd ，5mA的極小輸入電流。 圖 16 6N137外部引腳圖內(nèi)部原理圖如圖 17圖 17內(nèi)部原理圖耦合電路原理圖如圖 18所示圖18耦合電路原理圖PLD的頻率計(jì)電路在該系統(tǒng)中，CPLD選用 XC95l08CPLD 復(fù)雜可編程邏輯器件 ，芯片擁有108個(gè)宏和2 400個(gè)門，頻率可以達(dá)到

43、125 MHz，引腳間延時(shí)時(shí)間為715 ns，芯片是供電電壓為5 V或313 V的在系統(tǒng)可編程器件，其可供用戶使用的IO口數(shù)在64個(gè)以上。XC95108采用FLASH編程工藝，可反復(fù)進(jìn)行擦寫。因?yàn)镃PLD 可編程邏輯器件 和施密特觸發(fā)器是數(shù)字芯片，不能夠識(shí)別負(fù)信號(hào)，所以不能夠識(shí)別輸入的交流信號(hào)，因此需要將輸人交流信號(hào)轉(zhuǎn)變?yōu)橹绷餍盘?hào)，即需要使用兩個(gè)電阻來形成電壓鉗位功能，信號(hào)在鉗位后經(jīng)7414 施密特觸發(fā)器 整形為方波，然后直接輸入CPLD，由CPLD對(duì)其計(jì)數(shù)。因?yàn)?CPLD 完全可以實(shí)現(xiàn)高速響應(yīng)和實(shí)現(xiàn)準(zhǔn)確計(jì)數(shù)，所以頻率計(jì)測(cè)得的數(shù)據(jù)即為系統(tǒng)的AD轉(zhuǎn)換后得出的結(jié)果，轉(zhuǎn)換精度同時(shí)受基準(zhǔn)晶振和AD65

44、0的VF滿刻度時(shí)的量程的影響，因?yàn)?CPLD 的基準(zhǔn)晶振選擇了 20MHz 的高精度晶振，而本次設(shè)計(jì)的AD 轉(zhuǎn)換頻率為50kHz，所以在計(jì)數(shù)周期內(nèi)基準(zhǔn)晶振脈沖個(gè)數(shù)為400，CPLD由于只有一個(gè)脈沖隨機(jī)時(shí)間出現(xiàn)的誤差，而且 AD650 的滿刻度頻率很高，可達(dá)1 MHz，因此精度可以達(dá)到幾千分之一8。下圖為基于 CPLD 的頻率計(jì)電路原理圖： 圖19基于CPLD的頻率計(jì)電路原理圖 LED顯示器的設(shè)計(jì) LED顯示器集技術(shù)、微電子技術(shù)、處理于一體，以動(dòng)態(tài)范圍廣、色彩鮮艷、亮度高、清晰度高、工作低、小、長(zhǎng)、耐沖擊、色彩艷麗和工作穩(wěn)定可靠等優(yōu)點(diǎn)，成為最具優(yōu)勢(shì)的新一代顯示媒體，已廣泛應(yīng)用于大型、商業(yè)、傳播、

45、發(fā)布、等，可以滿足不同環(huán)境的需要。通過數(shù)碼管中發(fā)光二極管的亮暗組合，可以顯示多種數(shù)字、字母以及其他符號(hào)。數(shù)碼管有7段數(shù)碼管和8段數(shù)碼管之分。7段數(shù)碼管由7個(gè)發(fā)光二極管組成，而8段數(shù)碼管則是在7段發(fā)光二極管的基礎(chǔ)上再加一個(gè)圓點(diǎn)型發(fā)光二級(jí)管，用于顯示小數(shù)點(diǎn)。在使用中，為了給發(fā)光二極管加驅(qū)動(dòng)電壓，它們應(yīng)有一個(gè)公共引腳，公共引腳共有如下兩種連接方法：共陰極接法。把發(fā)光二極管的陰極連在一起構(gòu)成陰極公共引腳，使用時(shí)陰極公共引腳接地，這樣陽(yáng)極引腳上加高電平的發(fā)光二極管就導(dǎo)通點(diǎn)亮，而加低電平的則不點(diǎn)亮。共陽(yáng)極接法。把發(fā)光二極管的陽(yáng)極連在一起作為陽(yáng)極公共引腳，使用時(shí)陽(yáng)極公共引腳接+5V。這樣陰極引腳上加低電平的

46、發(fā)光二極管即可導(dǎo)通點(diǎn)亮，而加高電平的則不點(diǎn)亮。4. 系統(tǒng)的軟件設(shè)計(jì)由于本文設(shè)計(jì)需要用到程序編寫，于是要選擇一款編程軟件來進(jìn)行操作，經(jīng)過綜合考慮，選擇了Keil C51軟件。Keil C51是Keil Software公司出品的51系列兼容C語(yǔ)言軟件開發(fā)系統(tǒng)。運(yùn)行Keil軟件需要WIN98、NT、WIN2000、WINXP等操作系統(tǒng)。如果你使用C語(yǔ)言編程，那么Keil幾乎就是你的不二之選，即使不使用C語(yǔ)言而僅用匯編語(yǔ)言編程，其方便易用的集成環(huán)境、強(qiáng)大的軟件仿真調(diào)試工具也會(huì)令你事半功倍。圖 20控制程序流程圖 首先初始化系統(tǒng)，然后啟動(dòng)CPLD頻率測(cè)量，通過單片機(jī)進(jìn)行運(yùn)算，經(jīng)過AD轉(zhuǎn)換將測(cè)量出的頻率

47、信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并通過LED數(shù)碼管顯示出來，等待繼續(xù)刷新。若有按鍵按下，通過鍵掃判斷任務(wù)，按下按鍵S1為語(yǔ)音播報(bào)數(shù)據(jù)，按鍵S2為轉(zhuǎn)換結(jié)束信號(hào)，按鍵S3為顯示的設(shè)置，完成相應(yīng)的任務(wù)后結(jié)束后都通過return返回主程序。同時(shí)系統(tǒng)可以通過看門狗復(fù)位，以免系統(tǒng)一直在前臺(tái)程序中循環(huán)。等精度頻率計(jì)的實(shí)現(xiàn)方法可以簡(jiǎn)單的用圖21表示。圖21中可由單片機(jī)發(fā)出預(yù)置門控信號(hào)CL，測(cè)頻精度受到CL的時(shí)間寬度影響較小，只是測(cè)頻的最小值受到影響，因此可以任意在0.1秒至1秒間進(jìn)行選取，令其為Tp。兩個(gè)可控的32位高速計(jì)數(shù)器B和T,各自的計(jì)數(shù)使能信號(hào)分別是BEN和TEN，高電平有效。從B的時(shí)鐘輸入端BCLK輸入20M標(biāo)

48、準(zhǔn)信號(hào)源，從與B相似的32位高速計(jì)數(shù)器T的時(shí)鐘輸入端TCLK輸入經(jīng)過整形后的被測(cè)信號(hào)。圖 21 等精度頻率計(jì)主控結(jié)構(gòu)測(cè)頻開始前，首先發(fā)一個(gè)清0信號(hào) CL,高電平有效，是兩個(gè)計(jì)數(shù)器、D觸發(fā)器和4位選通信號(hào)均置0，接著單片機(jī)發(fā)出測(cè)頻允許命令，即命令預(yù)置門控信號(hào)CL為高電平，此時(shí)D觸發(fā)器要一直等到被測(cè)信號(hào)的上升沿到來之后Q端才被置1（即令START為高電平），與此同時(shí)，將同時(shí)啟動(dòng)計(jì)數(shù)器B和計(jì)數(shù)器T，進(jìn)入計(jì)數(shù)允許周期。圖22為頻率計(jì)測(cè)控時(shí)序。圖 22頻率計(jì)測(cè)控時(shí)序設(shè)在一次預(yù)置門時(shí)間Tp中對(duì)被測(cè)信號(hào)（頻率為Fx）計(jì)數(shù)為Nx,標(biāo)準(zhǔn)頻率信號(hào)（頻率為Fs）計(jì)數(shù)為Ns個(gè)，則有下式成立：Fx/Nx Fs/Ns可得

49、到測(cè)得的頻率為：Fx Nx/Ns *Fs最后單片機(jī)當(dāng)START由高變低之后發(fā)出15個(gè)SEL脈沖，4位計(jì)數(shù)器的不同輸出值控制16選1多路選擇器將測(cè)得的TCLK和BCLK的個(gè)數(shù)4位為一輸出單元經(jīng)寄存器被單片機(jī)讀入，由于用CPLD進(jìn)行32位的計(jì)算占用大量資源，影響速度。所以由善于計(jì)算的凌陽(yáng)16位單片機(jī)完成，在單片機(jī)內(nèi)計(jì)算出被測(cè)頻率的值并顯示結(jié)果。測(cè)試所用儀器設(shè)備如表 1所示表 1 測(cè)試使用的儀器設(shè)備序號(hào) 儀器 數(shù)量 制造商雙蹤數(shù)字示波器TDS-2012 1 泰克科技（中國(guó)） 直流毫伏表 1 將電壓信號(hào)源連接萬用表，將檔位選擇在直流檔上，將旋鈕扭到最低端，萬用表可靠的輸出0.00mv將旋鈕旋到最大端時(shí)

50、，萬用表可靠的輸出100.00mv。將電壓信號(hào)源連接到示波器上，將信號(hào)源檔位選擇在正弦波檔，示波器輸出正弦波。將旋鈕扭到最低端，正弦波振幅為0.00mv，將旋鈕旋到最大端時(shí)，示波器顯示正弦波振幅100.00mv。將信號(hào)源檔位選擇在三角波檔，示波器輸出三角波。將旋鈕扭到最低端，三角波振幅為0.00mv，將旋鈕旋到最大端時(shí)，示波器顯示三角波振幅100.00mv。將信號(hào)源檔位選擇在方波檔，示波器輸出方波。將旋鈕扭到最低端，方波振幅為0.00mv，將旋鈕旋到最大端時(shí)，示波器顯示方波振幅100.00mv。5.3 A/D轉(zhuǎn)換線性度測(cè)量表 2 A/D轉(zhuǎn)換測(cè)量值 條件：0mV 81625 100mV 4023

51、175.4 測(cè)試結(jié)果誤差分析經(jīng)過測(cè)試，發(fā)現(xiàn)實(shí)際測(cè)量值與理論值有誤差，在綜合分析之后，認(rèn)為誤差主要是由以下三種原因產(chǎn)生：（1）使用的是220V 50Hz照明電，電壓隨用電負(fù)荷會(huì)有波動(dòng)（2）電壓信號(hào)源處一芯片外，需要大量的手工焊接，焊點(diǎn)過多時(shí)，其電阻總會(huì)對(duì)輸出有輕微影響，其次芯片受溫度的想象也會(huì)使產(chǎn)生的信號(hào)有輕微的飄移。（3）由于單片機(jī)接口識(shí)別速度很慢，與CPLD無法完全同步，因此會(huì)產(chǎn)生轉(zhuǎn)換誤差?？?結(jié) 在本次的畢業(yè)設(shè)計(jì)當(dāng)中我感覺到書本知識(shí)的學(xué)習(xí)和實(shí)際運(yùn)用是有一定差距的，平時(shí)熟悉的電路在運(yùn)用時(shí)總有一點(diǎn)的偏差，這次畢業(yè)設(shè)計(jì)也沒有完全成功。由于自己平時(shí)積累的還不夠，在電路焊接的時(shí)候工藝也不夠好，導(dǎo)致L

52、ED顯示器不能很好的進(jìn)行結(jié)果顯示。我認(rèn)識(shí)到知識(shí)一定要多運(yùn)用到實(shí)際中去，這樣才能把書本上學(xué)到的知識(shí)鞏固和提升。通過這次畢業(yè)設(shè)計(jì)，我也收獲了很多學(xué)習(xí)方法，比如說如何利用網(wǎng)絡(luò)快速查找到自己想了解的知識(shí)。從中學(xué)到了許多課本中學(xué)不到的知識(shí)，培養(yǎng)了自己獨(dú)立創(chuàng)造的能力，同時(shí)也看到了自己的缺點(diǎn)和不足，我會(huì)永遠(yuǎn)銘這次難忘的經(jīng)歷。不過要想使自己更上一層樓，還需要不斷的去學(xué)習(xí)，不斷的提升自己。參考文獻(xiàn)1 李廣弟，朱月秀，冷祖祈.單片機(jī)基礎(chǔ)M.北京航空航天大； 3 謝自美.電子線路設(shè)計(jì)M.華中科技大 5 閻 石.數(shù)字電子技術(shù)基礎(chǔ)M 第五版）.高等教 6 羅亞非. 凌陽(yáng)16位單片機(jī)應(yīng)用基礎(chǔ)M.北京航空航天大學(xué)出版社，2

53、003.12 7 陸從青，吳建輝. 基于CPLD的高分辨率A/D轉(zhuǎn)換電8 康華光，陳大欽，張林.電子技術(shù)基礎(chǔ)模擬部分M（第五版）.高等教 9 潘松 黃繼業(yè). EDA技術(shù)實(shí)用教程M. 北京： 科學(xué)出版社，2002 10 清源計(jì)算機(jī)工作室.Protel99 SE原理圖與PCB及仿真M. 高等教致 謝此次畢業(yè)設(shè)計(jì)歷時(shí)三個(gè)月，是我大學(xué)學(xué)習(xí)中遇到過的時(shí)段最長(zhǎng)、涉及內(nèi)容最廣、工作量最大的一次設(shè)計(jì)。用老師的一句話概括就是這次畢業(yè)設(shè)計(jì)相當(dāng)如是把以前的小課程設(shè)計(jì)綜合在一起的過程，但是只要把握住每個(gè)小課設(shè)的精華、環(huán)環(huán)緊扣、增強(qiáng)邏輯，那么這次的任務(wù)也就不難了。我此次的任務(wù)是設(shè)計(jì)一個(gè)高分辨率的A/D轉(zhuǎn)換電路。在本次畢

54、業(yè)設(shè)計(jì)的過程中，我遇到了很多的突發(fā)事件和各種困難，比如說仿真軟件的元件庫(kù)里沒有SPEC061A單片機(jī)和AD650芯片，無法對(duì)其進(jìn)行仿真，尤其是AD650的定時(shí)電容對(duì)的雜散電容反應(yīng)比較敏感調(diào)試保護(hù)比較困難，電路設(shè)計(jì)和調(diào)試一度陷入困境，但通過仔細(xì)分析和自我調(diào)整狀態(tài)后終于解決了問題，取得了圓滿的結(jié)果。在這期間，我十分感謝指導(dǎo)老師湯群芳老師和陳忠澤老師對(duì)我的幫助和指導(dǎo)，他們嚴(yán)謹(jǐn)細(xì)致的指導(dǎo)讓我認(rèn)識(shí)到了設(shè)計(jì)中的不足，同時(shí)給我提供了許多參考資料，在程序和電路設(shè)計(jì)方面提出了許多寶貴的建議，也解答了我很多不懂得問題，讓我十分清楚自己應(yīng)該去努力的方向，沒有走彎路。我也感謝那些幫助過我的同學(xué)，你們不厭其煩的幫我調(diào)試電路，回答我在程序中不懂得地方?？梢哉f，沒有老師和同學(xué)們的幫助，我是很難完成這次畢業(yè)設(shè)計(jì)，是你們幫我渡過了這次難關(guān)，和我一起走完大學(xué)的最后一站。附錄A程序清單：/* #include "intrins.h"#include "STC_NEW_8051.H&qu