可頻譜分析的示波器

1、一 功能簡介示波器基于basys3實驗開發(fā)板，最大可實現(xiàn)32MSPS的數(shù)據(jù)顯示，2048位傅里葉變換，得到的數(shù)據(jù)和采集到的波形顯示在顯示器，通過basys3上面的開關(guān)，按鈕控制顯示分度值，和坐標上下移動。通過外置無線模塊進行數(shù)據(jù)傳輸導(dǎo)另一塊開發(fā)板上，可以傳輸頻率，幅值等數(shù)據(jù)，實現(xiàn)遠程操控，遠程控制，遠程測量，并且還有一個藍牙模塊，可以將數(shù)據(jù)傳輸至手機APP，可以查看相應(yīng)的數(shù)據(jù)，是一個具有實際應(yīng)用功能的應(yīng)用，若是后期搭配其他零部件可以實現(xiàn)遠程實驗室，在線醫(yī)療，聯(lián)網(wǎng)檢測等設(shè)備的應(yīng)用。二 系統(tǒng)框圖圖 1系統(tǒng)框圖如圖1所示，首先我們采用AD模塊將模擬信號數(shù)字化，當(dāng)外部信號發(fā)生器無法正常工作室，我們可以

2、切換導(dǎo)內(nèi)部DDS進行信號的產(chǎn)生，然后將采樣到或者發(fā)生的8位寬的數(shù)據(jù)分別送到波形存儲RAM和傅里葉變換的FIFO里面，傅里葉變換模塊計算后的數(shù)據(jù)存儲到FFT數(shù)據(jù)存儲區(qū)域，通過顯示控制模塊來進行顯示。同時中央控制模塊通過藍牙將一些波形數(shù)據(jù)發(fā)送老手機上，可以實時檢測。三 模塊介紹a) AD采樣模塊我們使用的是黑金科技的告訴ADDA數(shù)據(jù)采集板，高速 AD 芯片是由 AD 公司推出的 8 位，最大采樣率 32MSPS 的AD9280 芯片。內(nèi)部結(jié)構(gòu)圖如圖3所示。接口的輸入范圍是-5V+5V(10Vpp)。衰減以后，輸入范圍滿足 AD 芯片的輸入范圍（02V）。可以通過圖2所示的公式來計算測量出來的值，以

3、便將電壓數(shù)據(jù)還原回去。就可以得到測量的電壓值 圖 2 圖 3b) Xilinx FFT核及相關(guān)數(shù)據(jù)處理模塊圖 4快速傅里葉變換計算流程圖如圖4所示根據(jù)數(shù)字信號處理與實現(xiàn)的學(xué)習(xí)，我們知道有限長離散信號X（n）的DFT可以定義為：圖 5FFT數(shù)據(jù)輸出后我們可以獲得數(shù)據(jù)的實部和虛部，然后用兩個乘法IP和一個開方IP完成求模的工作。i. FIFO模塊FIFO模塊通過調(diào)用FIFO Generator，如圖4所示，實現(xiàn)數(shù)據(jù)緩沖作用，由于FFT進行計算是需要時間的，但是外部的數(shù)據(jù)數(shù)據(jù)是一直進來，所以我們需要建立一個FIFO達到數(shù)據(jù)緩沖的作用，防止處理的時間過長，造成出具的丟失，從而對輸出的波形產(chǎn)生影響。FI

4、FO使用Block RAM進行建立，這樣占用板子資源比較小，為別的模塊處理數(shù)據(jù)提供了方便。FIFO模塊一共有9個IO口，沒有地址引腳，并提供了FIFI滿，F(xiàn)IFI空信號的輸出，可以為FFT控制FIFO的讀寫提供了便利，這樣就可以精確的控制數(shù)據(jù)的流量，從而得出正確的數(shù)值。圖 6ii. XFFT模塊快速傅里葉變換（Fast Fourier transform）IPCore采用xilinx公司9.0版本的IPCore，最大可實現(xiàn)65536深度的傅里葉運算，我們這次采用的是2048位的傅里葉變換，效果好，占用資源也比較少，模塊如圖7所示。圖 7iii. 求模運算眾所周知，乘法是一個很消耗系統(tǒng)時鐘的一種

5、運算，我們不能簡單的寫一個乘號去完成我們這里的乘法運算，為了提高我們程序的運行速度，我們在這里調(diào)用xilinx的邏輯運算IP核。 圖 8圖 9 如圖所示，圖9是一個23位寬的乘法器，最終輸出46位的數(shù)據(jù)，然后送到圖9所示的開方模塊，進行運算，得出23位寬的數(shù)據(jù)，最終將數(shù)據(jù)傳輸至FFT數(shù)據(jù)存儲RAM中，完成對連續(xù)時間的采樣數(shù)據(jù)進行快速傅里葉變換，可以到到輸入波形的頻譜圖，通過VGA顯示模塊進行顯示出來，與原來的輸入波形作對比。c) VGA顯示模塊預(yù)期顯示效果如圖10所示，屏幕顯示背景為紅色（可修改）波形顯示區(qū)域為黑底白字，上面有白色的格子，用于辨識刻度；快速傅里葉變換后的波形顯示在下面，黑底綠字

6、，同時也是有白色格子，用于辨識刻度，窗口構(gòu)建合乎比例，符合人的審美習(xí)慣。圖 8VGA模塊采用800*600分辨率進行顯示，可以通過查找數(shù)據(jù)表得到他的時序表，如圖4所示，就可以寫出接口時序，使用判斷語句進行顏色的繪制，采用4096色顯示，色彩還原率高，波形顯示清晰，無明顯色差。圖 9通過時序表我們可以計算得出VGA時序所需要的時鐘頻率，800*600分辨率60HZ頻率計算下來時鐘大約為50MHZ，因此我們在PLL里面設(shè)置我們的統(tǒng)一時鐘皆為50MHZ，不采用不同頻率時鐘，防止跨時鐘域帶來的一些意想不到的奇怪問題，可以減少我們的調(diào)試量，將更多地經(jīng)理放在算法上面。我們采用圖層的理念，因為使用判斷語句就

7、會有優(yōu)先級的差別，因此在顯示的時候也是會有一點差別，在進行波形顯示的時候我，我們采用了一個小小的算法，就是將行掃描送到RAM中，講讀出來的數(shù)據(jù)與列掃描的數(shù)據(jù)判斷進行顯示。d) DDS模塊 圖12外部AD無法滿足測控的時候可以選擇備用DDS模塊，可以產(chǎn)生正弦，三角，方波，送到AD模塊直接進行處理顯示，數(shù)據(jù)如圖13,14,15所示。DDS的基本結(jié)構(gòu)主要由相位累加器、相位調(diào)制器、正弦波數(shù)據(jù)表(ROM)、D/A轉(zhuǎn)換器構(gòu)成。相位累加器由N位加法器N位寄存器構(gòu)成。每來一個CLOCK，加法器就將頻率控制字fword與累加寄存器輸出的累加相位數(shù)據(jù)相加，相加的結(jié)果又反饋送至累加寄存器的數(shù)據(jù)輸入端，以使加法器在下

8、一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)作為波形存儲器的相位取樣地址，這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值進行找表查出，完成相位到幅值的轉(zhuǎn)換。使用工具軟件繪制一個周期的正弦波，將保存好的數(shù)據(jù)建立一個COE文件。 圖13圖14 圖15e) 藍牙數(shù)據(jù)傳輸藍牙（ Bluetooth® ）：是一種無線技術(shù)標準，可實現(xiàn)固定設(shè)備、移動設(shè)備和樓宇個人域網(wǎng)之間的短距離數(shù)據(jù)交換（使用2.42.485GHz的ISM波段的UHF無線電波）。本次采用的是HC

9、-05藍牙模塊，可以作為主機連接其他設(shè)備，也可以通過別的設(shè)備來連接自己。HC-05采用串口通訊協(xié)議，波特率9600，停止位1位，無奇偶校驗位，我們只需要將FFT輸出的數(shù)據(jù)送到藍牙模塊就可以進行顯示了。四 功能演示a) 無失真正弦波輸出波形b) 失真正弦波輸出波形五 報告總結(jié)可頻譜分析的示波器對于我們來說還是有一點挑戰(zhàn)性的，首先快速傅里葉變換對于我們還沒有上數(shù)字信號處理的學(xué)生來說還是很難理解，我們就不得不去查找資料，萬幸的是最終還是調(diào)試了出來，當(dāng)初有一個FFT的核由于沒有l(wèi)icense文件就沒有使用，當(dāng)時也是浪費了好長時間。波形顯示這一塊也是比較麻煩的，我當(dāng)初第一個想法想的是構(gòu)建一個1位寬的RAM，深度是顯示區(qū)域的面積，這樣只要給地址就可以讀出RAM中的數(shù)據(jù)只要把輸入的波形通過算法計算成地址，然后給這個地址中的數(shù)值賦值為1，這樣顯示的時候也就成了一個亮點，但是后來發(fā)現(xiàn)這樣只可以顯示波形，傅里葉