基于DSP-的EVRC-聲碼器實現(xiàn)與優(yōu)化(共5頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上EVRC語音編碼器的FPGA實現(xiàn)與數(shù)據(jù)傳輸技術謝巖 盧虎( 空軍工程大學理學院, 陜西西安 )摘要：本文主要研究EVRC語音編碼器的FPGA實現(xiàn)與優(yōu)化，通過對EVRC算法的分析，給出了EVRC 語音編碼器的硬件頂層設計模塊、數(shù)據(jù)同步設計方法以及EVRC編解碼模塊數(shù)據(jù)處理流程，討論了EVRC 語音編碼器的PCI接口設計，分析驅(qū)動代碼生成等關鍵技術。該系統(tǒng)穩(wěn)定可靠，靈活性高可滿足不同語音編碼應用的要求，具有較高的實用價值。關鍵字：語音編碼器 EVRC FPGA 指令流水 中圖分類號 TN912.3 文件標識碼 AThe Implementation of EVRC Cod

2、er and Transmission by PCI Based on FPGAXIE Yan（Electronic Information School, Nothwestern Polytechnical University, Xian ShaanXi China）Abstract： This paper researched the implementation and optimization of EVRC speech coder based on FPGA, through the analysis of EVRC algorithm, top-level design of

3、EVRC coder hardware modules ,data synchronization design and EVRC codec data processing module was given, discussed the EVRC voice PCI Encoder Interface design, analysis-driven code generation and other key technologies. The system is reliable and high flexibility to meet the requirements of differe

4、nt speech coding applications with high practical value.Keywords：Coder EVRC FPGA Pipelining0 引 收稿日期：2011-02-01 基金項目：航空科學基金資助項目（ ） 言TIA于上世紀90年代末推出的IS-127標準，是IS-95可選語音服務標準（Service Option 3）和3G移動通信系統(tǒng)CDMA2000 的語音編解碼標準，該標準的核心算法是增強型可變速率語音編碼器（Enhanced Variable Rate Codec，EVRC）。EVRC語音編碼器編碼速率可變（1kbps、4kbps或8

5、kbps），編碼后語音質(zhì)量相當于QCELP-13k標準，但比后者具有更好的抗干擾能力。在目前的CDMA 2000系統(tǒng)中，EVRC是綜合語音質(zhì)量和編碼速率指標后，最佳的語音編碼器。本文主要研究EVRC語音編碼器的FPGA實現(xiàn)與數(shù)據(jù)傳輸技術，全文安排如下，第1節(jié)對EVRC算法進行概述；第2節(jié)給出了EVRC 語音編碼器的FPGA硬件頂層設計模塊、數(shù)據(jù)同步設計方法以及EVRC編解碼模塊數(shù)據(jù)處理流圖；第3節(jié)討論了EVRC 語音編碼器的PCI總線設計，分析驅(qū)動代碼生成等關鍵技術，以使該設計具有更高的實用價值，第4節(jié)總結全文。1. EVRC 語音編碼器概述EVRC核心算法是一種被稱之為廣義碼激勵線性預測(R

6、elaxed Code-Excited Linear Prediction，RCELP)的語音編碼算法。傳統(tǒng)的碼激勵線性預測(Code-Excited Linear Prediction，CELP)算法，是讓合成語音信號盡量逼近原始語音信號，并由此來選擇最佳的激勵碼本；而EVRC算法卻是逼近經(jīng)過時域變形(Time Warping)的語音殘差信號，該殘差信號包含了每個語音幀開環(huán)計算及線性插值后得到的簡化基音信息。雖然該方法會使得語音編碼運算量增大，但也使得每幀數(shù)據(jù)包中基音的比例減小，因此改進語音自然度的激勵信號會得到比傳統(tǒng)方法更多的比特數(shù)，從而起到改善語音質(zhì)量的作用。EVRC采用抽樣頻率8KHz

7、/16比特量化的線性脈沖編碼調(diào)制（Linear Pulse Code Modulation, LPCM）信號作為激勵，以20ms/160樣點組幀進行語音的編/解碼。EVRC不僅能根據(jù)語音信號的波形質(zhì)量，還能根據(jù)基音和相鄰幀的信號樣點等輸入信號的特點來選擇編碼速率?？梢圆扇〉木幋a速率方案為：碼率8kbps ，171比特/包)、碼率4kbps，80比特/包或碼率1kbps，16比特/包。2.EVRC語音編碼器的FPGA設計Altera 公司的Cyclone II系列現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA)可以集成中央處理器（Central Proc

8、essing Unit ，CPU）和數(shù)字信號處理器（Digital Signal Processing，DSP）內(nèi)核，在一片F(xiàn)PGA上進行軟硬件協(xié)同設計，為實現(xiàn)片上可編程系統(tǒng)（System On Programmable Chip，SOPC）提供了強大的硬件支持。下面，我們充分利用FPGA強大的并行數(shù)據(jù)處理能力來設計多通道語音EVRC編碼器。系統(tǒng)的頂層設計如圖1所示。圖1 EVRC 語音編碼器編碼/解碼示意圖編碼時，F(xiàn)PGA的多通道緩沖串行接口（Multi-Channel Buffer Serial Peripheral，McBSP）并行接收到碼率為64kbps 的µ率PCM碼流后，

9、將其轉換成線性PCM 碼流，然后由編/解碼內(nèi)核單元將PCM 碼流編碼成最大碼率為8kbps的碼包（packet）,最后將編碼結果由PCI總線發(fā)送出去。解碼時，F(xiàn)PGA由PCI總線接收最大碼率為8kbps的碼包，經(jīng)過編/解碼單元解碼為線性PCM碼流，最終轉換成64kbps的µ率PCM 碼流并通過McBSP接口并行發(fā)送出去。需要指出的是，設計中雖然采用McBSP和PCI總線在EVRC語音編碼器與數(shù)據(jù)源之間進行數(shù)據(jù)交互，但是也可以采用其他方式的外部接口，如USB作為雙方的通信連接。這里我們設計了兩個握手信號用于數(shù)據(jù)的幀同步處理，第一個是McBSP幀傳輸握手信號，用來標識McBSP接口接收/

10、發(fā)送一幀PCM 數(shù)據(jù)的結束；第二個是PCI接口傳輸握手信號，用來標識PCI接口接收/發(fā)送一個碼包的結束。圖2和圖3分別為EVRC 語音編碼器編碼/解碼功能流程圖34，各部分功能定義明確，對比分析IS-127協(xié)議即可具體實現(xiàn)代碼，不再贅述。3.EVRC語音編碼器PCI接口的設計與實現(xiàn)數(shù)據(jù)源與EVRC編碼器要通過PCI總線通信，就必須在FPGA中實現(xiàn)PCI協(xié)議，下面具體論述之。PCI總線是一種不依附于某個具體處理器的局部總線。常見的PCI2.2接口信號如圖4所示。圖中，左半部分為必要信號，右邊為任選信號。圖中信號名稱右邊加一個“”符號表示是低電平有效，未加“”符號的是高電平有效。根據(jù)信號的功能劃分

11、，可分為系統(tǒng)信號組、地址數(shù)據(jù)組、接口控制組、仲裁管理組、錯誤測試組、中斷功能組、Cache支持組以及其他功能組。圖2 編碼器軟件流程圖 圖3 解碼器軟件流程圖圖4 PCI引腳圖PCI設備驅(qū)動程序需完成PCI器件識別、PCI器件資源尋址和PCI器件中斷調(diào)用等任務。PCI系統(tǒng)BIOS功能提供了BIOS的訪問與控制的具體特征，所有軟件（設備驅(qū)動程序、擴展ROM碼）將通過標準中斷號1AH調(diào)用BIOS功能訪問用戶外設。PCI設備驅(qū)動程序的初始化例程，首先通過指定器件標識碼（device_id)、供應商標識碼（vendor_id）和索引號（index）來檢測到PCI器件，隨后通過調(diào)用PCI BIOS確認設

12、備存在以及設備的唯一物理位置：總線號、器件號和功能號（設備的尋址標志），最后達到利用該功能號進行PCI設備配置空間尋址6的目的。 初始化結束之后，由PCI驅(qū)動程序完成從配置空間各基址所對應的尋址空間中，加載中斷號、端口地址范圍、I/O方式、存儲器地址和存儲器映射方式等硬件參數(shù)的功能。此外，驅(qū)動程序還需要完成端口操作、內(nèi)存讀寫、中斷設置/響應與調(diào)用等數(shù)據(jù)協(xié)調(diào)任務，根據(jù)系統(tǒng)設計要求不盡相同，這些功能都可使用相關函數(shù)去具體實現(xiàn)7，不再贅述。完成PCI設備的驅(qū)動程序后，需要利用“INF”文件將開發(fā)好的設備驅(qū)動程序安裝至操作系統(tǒng)。下面的示例代碼演示了如何利用“INF”文件指示操作系統(tǒng)識別設備類

13、型和確認設備供應商。VersionClass = EVRC語音編碼器_PCI數(shù)據(jù)傳輸系統(tǒng)ClassGUID= E-1C4E-25f6-G693-2Mfg%String2%=EVRCInstall, PCIVEN_12BE&DEV_3041StringsString2="PEVRC數(shù)據(jù)PCI傳輸設備"設備正常安裝后，系統(tǒng)顯示設備的相關信息如圖5所示。4.小結EVRC語音編碼器已廣泛應用于3G移動通信之中，本文采用Altera公司Cyclone II系列FPGA設計并實現(xiàn)該語音編解碼系統(tǒng)，給出系統(tǒng)的頂層硬件設計結構及其實現(xiàn)機制，并詳細討論了系統(tǒng)PCI總線的實現(xiàn)方法。該語

14、音編碼系統(tǒng)符合軟件無線電設計思想，結構簡潔、性能可靠、易于開發(fā)和擴展，并已在實踐中獲得檢驗。圖5 設備類型圖參考文獻1 丁琦，王炳錫，“EVRC 語音編碼算法的研究和實現(xiàn)”，信息工程大學學報J，第4 卷第3 期，2003 年9 月。2 王炳錫，語音編碼M，西安：西安電子科技大學出版社，2002.73 TIA/EIA/IS-127：Enhanced Variable Rate Codec，Speech Service Option 3 for Wideband Spread Spectrum Digital SystemsM，September 19964 TIA/EIA/IS-718：Mini

15、mum Performance Specification for the Enhanced Variable Rate Codec, Speech Service Option 3 for Spread Spectrum Digital SystemsM，1998.75 PCI Special Interest Group, PCI Local Bus Specification Draft Revision 2.2 S, June 8, 1998.6 李貴山.PCI局部總線及其應用M. 西安：西安電子科技大學出版社，20037 Art Baker and Jerry Lozano, The Windows 2000 Device Driv