對(duì)智能控制器核心部件的認(rèn)識(shí)

1、 對(duì)智能控制器核心部件的認(rèn)識(shí) 專業(yè)：電氣工程及其自動(dòng)化 班級(jí)：電氣0802 學(xué)號(hào): 0801120236 姓名：方建忠對(duì)智能控制器核心部件的認(rèn)識(shí)智能控制器（intelligent controller）是指嵌入微處理器并與現(xiàn)場(chǎng)總線連接的控制閥門開(kāi)關(guān)的控制部分它與執(zhí)行機(jī)構(gòu)一起不僅具有執(zhí)行器的功能,而且還具有控制、運(yùn)算和通信等功能,同時(shí)可以實(shí)現(xiàn)網(wǎng)絡(luò)化管理。智能控制器擁有自己獨(dú)一無(wú)二的優(yōu)點(diǎn)，所以在各個(gè)方面都有應(yīng)用。比如客房，家用，智能電動(dòng)機(jī)，自動(dòng)照明控制器等等。如：CPLD ，DSP ，NSP430 ，F(xiàn)PGA 。下面分別介紹。CPLD(Complex Programmable Logic Devi

2、ce)復(fù)雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來(lái)的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。一.CPLD主要是由可編程邏輯宏單元(MC，Macro Cell)圍繞中心的可編程互連矩陣單元組成。其中MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。由于CPLD內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間

3、可預(yù)測(cè)性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)的缺點(diǎn)。20世紀(jì)70年代，最早的可編程邏輯器件-PLD誕生了。其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由軟件完成（相當(dāng)于房子蓋好后人工設(shè)計(jì)局部室內(nèi)結(jié)構(gòu)），因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為彌補(bǔ)PLD只能設(shè)計(jì)小規(guī)模電路這一缺陷，20世紀(jì)80年代中期，推出了復(fù)雜可編程邏輯器件-CPLD。目前應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表、汽車電子、數(shù)控機(jī)床、航天測(cè)控設(shè)備等方面。它具有編程靈活、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短、適用范圍寬、開(kāi)發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需

4、測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。 二.DSP(Digital Signal Processing)的縮寫(xiě)，表示數(shù)字信號(hào)處理器，信息化的基礎(chǔ)是數(shù)字化，數(shù)字化的核心技術(shù)之一是數(shù)字信號(hào)處理，數(shù)字信號(hào)處理的任務(wù)在很大程度上需要由DSP器件來(lái)完成，DSP技術(shù)已成為人們?nèi)找骊P(guān)注的并得到迅速發(fā)展的前沿技術(shù)。DSP是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新

5、興學(xué)科。20世紀(jì)60年代以來(lái)，隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。數(shù)字信號(hào)處理是一種通過(guò)使用數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換或提取信息，來(lái)處理現(xiàn)實(shí)信號(hào)的方法，這些信號(hào)由數(shù)字序列表示。在過(guò)去的二十多年時(shí)間里，數(shù)字信號(hào)處理已經(jīng)在通信等領(lǐng)域得到極為廣泛的應(yīng)用。德州儀器、Freescale等半導(dǎo)體廠商在這一領(lǐng)域擁有很強(qiáng)的實(shí)力。數(shù)字信號(hào)處理是利用計(jì)算機(jī)或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字形式對(duì)信號(hào)進(jìn)行采集、變換、濾波、估值、增強(qiáng)、壓縮、識(shí)別等處理，以得到符合人們需要的信號(hào)形式。DSP是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字

6、信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬(wàn)條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度，是最值得稱道的兩大特色。DSP微處理器（芯片）一般具有如下主要特點(diǎn)：A. 在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法；B. 程序和數(shù)據(jù)空間分開(kāi)，可以同時(shí)訪問(wèn)指令和數(shù)據(jù)；C. 片內(nèi)具有快速RAM，通?？赏ㄟ^(guò)獨(dú)立的數(shù)據(jù)總線在兩塊中同時(shí)訪問(wèn)；D. 有低開(kāi)銷或無(wú)開(kāi)銷循環(huán)及跳轉(zhuǎn)的硬件支持；E. 快速的中斷處理和硬件I/O支持；F. 具有在單周期內(nèi)操作的多個(gè)硬件地

7、址產(chǎn)生器；G .可以并行執(zhí)行多個(gè)操作；H. 支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。當(dāng)然，與通用微處理器相比，DSP微處理器（芯片）的其他通用功能相對(duì)較弱些。 DSP優(yōu)點(diǎn)：對(duì)元件值的容限不敏感，受溫度、環(huán)境等外部因素影響??；容易實(shí)現(xiàn)集成；VLSI 可以分時(shí)復(fù)用，共享處理器；方便調(diào)整處理器的系數(shù)實(shí)現(xiàn)自適應(yīng)濾波；可實(shí)現(xiàn)模擬處理不能實(shí)現(xiàn)的功能：線性相位、多抽樣率處理、級(jí)聯(lián)、易于存儲(chǔ)等；可用于頻率非常低的信號(hào)。 DSP缺點(diǎn)需要模數(shù)轉(zhuǎn)換；受采樣頻率的限制，處理頻率范圍有限；數(shù)字系統(tǒng)由耗電的有源器件構(gòu)成，沒(méi)有無(wú)源設(shè)備可靠。但是其優(yōu)點(diǎn)遠(yuǎn)遠(yuǎn)超過(guò)缺點(diǎn)。DSP的應(yīng)用：A. 語(yǔ)音處理：語(yǔ)音編碼、語(yǔ)音合

8、成、語(yǔ)音識(shí)別、語(yǔ)音增強(qiáng)、語(yǔ)音郵件、語(yǔ)音儲(chǔ)存等。B. 圖像/圖形：二維和三維圖形處理、圖像壓縮與傳輸、圖像識(shí)別、動(dòng)畫(huà)、機(jī)器人視覺(jué)、多媒體、電子地圖、圖像增強(qiáng)等。C. 軍事：保密通信、雷達(dá)處理、聲吶處理、導(dǎo)航、全球定位、跳頻電臺(tái)、搜索和反搜索等。 D. 儀器儀表：頻譜分析、函數(shù)發(fā)生、數(shù)據(jù)采集、地震處理等。 E. 自動(dòng)控制：控制、深空作業(yè)、自動(dòng)駕駛、機(jī)器人控制、磁盤控制等。 F. 醫(yī)療：助聽(tīng)、超聲設(shè)備、診斷工具、病人監(jiān)護(hù)、心電圖等。G. 家用電器：數(shù)字音響、數(shù)字電視、可視電話、音樂(lè)合成、音調(diào)控制、玩具與游戲等。 三MSP430系列單片機(jī)是美國(guó)德州儀器（TI）1996年開(kāi)始推向市場(chǎng)的一種16位超低功耗

9、。具有精簡(jiǎn)指令集（RISC）的混合信號(hào)處理器（Mixed Signal Processor）。稱之為混合信號(hào)處理器，是由于其針對(duì)實(shí)際應(yīng)用需求，將多個(gè)不同功能的模擬電路、數(shù)字電路模塊和微處理器集成在一個(gè)芯片上，以提供“單片”解決方案。該系列單片機(jī)多應(yīng)用于需要電池供電便攜式儀器儀表中。MSP430的特點(diǎn)A.處理能力強(qiáng):MSP430系列單片機(jī)是一個(gè)16位的單片機(jī)，采用了精簡(jiǎn)指令集（RISC）結(jié)構(gòu)，具有豐富的尋址方式（7 種源操作數(shù)尋址、4 種目的操作數(shù)尋址）、簡(jiǎn)潔的 27 條內(nèi)核指令以及大量的模擬指令；大量的寄存器以及片內(nèi)數(shù)據(jù)存儲(chǔ)器都可參加多種運(yùn)算；還有高效的查表處理指令。這些特點(diǎn)保證了可編制出高效

10、率的源程序。 B.運(yùn)算速度快:MSP430 系列單片機(jī)能在25MHz晶體的驅(qū)動(dòng)下，實(shí)現(xiàn)40ns的指令周期。16位的數(shù)據(jù)寬度、40ns的指令周期以及多功能的硬件乘法器（能實(shí)現(xiàn)乘加運(yùn)算）相配合，能實(shí)現(xiàn)數(shù)字信號(hào)處理器的某些算法（如 FFT等）。 C.超低功耗:MSP430 單片機(jī)之所以有超低的功耗，是因?yàn)槠湓诮档托酒碾娫措妷汉挽`活而可控的運(yùn)行時(shí)鐘方面都有其獨(dú)到之處。首先，MSP430 系列單片機(jī)的電源電壓采用的是1.8-3.6V 電壓。因而可使其在1MHz 的時(shí)鐘條件下運(yùn)行時(shí)，芯片的電流最低會(huì)在165A左右，RAM保持模式下的最低功耗只有0.1A。 其次，獨(dú)特的時(shí)鐘系統(tǒng)設(shè)計(jì)。 D.片內(nèi)資源豐富:M

11、SP430 系列單片機(jī)的各系列都集成了較豐富的片內(nèi)外設(shè)。另外，MSP430 系列單片機(jī)的中斷源較多，并且可以任意嵌套，使用時(shí)靈活方便。當(dāng)系統(tǒng)處于省電的低功耗狀態(tài)時(shí)，中斷喚醒只需5s。 E.方便高效的開(kāi)發(fā)環(huán)境:MSP430 系列有 OPT 型、 FLASH 型和 ROM 型三種類型的器件，這些器件的開(kāi)發(fā)手段不同。對(duì)于 OPT 型和 ROM 型的器件是使用仿真器開(kāi)發(fā)成功之后燒寫(xiě)或掩膜芯片；對(duì)于 FLASH 型則有十分方便的開(kāi)發(fā)調(diào)試環(huán)境，因?yàn)槠骷瑑?nèi)有 JTAG 調(diào)試接口，還有可電擦寫(xiě)的 FLASH 存儲(chǔ)器，因此采用先下載程序到 FLASH 內(nèi)，再在器件內(nèi)通過(guò)軟件控制程序的運(yùn)行，由 JTAG 接口讀

12、取片內(nèi)信息供設(shè)計(jì)者調(diào)試使用的方法進(jìn)行開(kāi)發(fā)。這種方式只需要一臺(tái) PC 機(jī)和一個(gè) JTAG 調(diào)試器，而不需要仿真器和編程器。開(kāi)發(fā)語(yǔ)言有匯編語(yǔ)言和 C 語(yǔ)言。四FPGA（FieldProgrammable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。目前以硬件描述語(yǔ)言（Verilog 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)

13、主流。 FPGA一般來(lái)說(shuō)比ASIC（專用集成芯片）的速度要慢，無(wú)法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來(lái)改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會(huì)提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開(kāi)發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于ASIC的芯片上。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）?；咎攸c(diǎn)A. 采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 B. FPGA可做其它全定制或半定制ASIC電路的中試樣片。C.FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。D. FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 E. FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容?？梢哉f(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同