電子技術(shù)基礎(chǔ)：第9章邏輯門電路

1、 第第9章章 邏輯門電路邏輯門電路u 9.1 半導(dǎo)體器件的開關(guān)特半導(dǎo)體器件的開關(guān)特 u 9.2 分立元件門電路分立元件門電路 u 9.3 集成集成TTL門電路門電路 u 9.4 集成集成MOS門電路門電路 u 本章小結(jié)本章小結(jié) 9.1 半導(dǎo)體器件的開關(guān)特性半導(dǎo)體器件的開關(guān)特性 在邏輯代數(shù)中，變量的取值不是0就是1，是一種二值量。在數(shù)字電路中，與之對(duì)應(yīng)的是電子元件的兩種狀態(tài)。能實(shí)現(xiàn)這兩種狀態(tài)的電子元件稱為電子開關(guān)。二極管、三極管和場(chǎng)效應(yīng)管在數(shù)字電路中就是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。理想情況下，開關(guān)狀態(tài)的轉(zhuǎn)換是瞬間完成的，但實(shí)際中這種理想開關(guān)是不存在的。9.1.1 半導(dǎo)體二極管的開關(guān)特性半導(dǎo)體

2、二極管的開關(guān)特性1. 開關(guān)條件及特點(diǎn)開關(guān)條件及特點(diǎn) 圖9.1是硅二極管的符號(hào)和伏安特性曲線。由特性曲線知，二極管具有單向?qū)щ娦?。圖9.2是硅二極管構(gòu)成的開關(guān)電路，其中輸入信號(hào)u I為跳變的電壓信號(hào)，高電平U I H = 5 V，低電平U I L = -2 V。 當(dāng)二極管的正偏電壓為高電平，即u I = U I H = 5 V時(shí)，如圖9.3（a）所示，二極管導(dǎo)通，且有0.7 V的壓降，其等效電路如圖9.3（b）所示（理想情況下，二極管正偏時(shí)可看成短路，相當(dāng)于開關(guān)閉合）。若u I = U I L = -2 V，如圖9.3（c）所示，此時(shí)二極管反偏截止，i 0，其等效電路如圖9.3（d），二極管相當(dāng)

3、于開關(guān)斷開。2. 二極管的開關(guān)時(shí)間二極管的開關(guān)時(shí)間 在圖9.2所示的二極管開關(guān)電路中，當(dāng)輸入信號(hào)u I是跳變電壓時(shí)，流過二極管的電流i的波形滯后于輸入電壓u I的變化，如圖9.4所示。 因?yàn)槎O管由一個(gè)PN結(jié)組成，所以當(dāng)外加輸入信號(hào)突變時(shí)，空間電荷區(qū)的電荷有一個(gè)積累和釋放的過程，如同電容器的充、放電一樣，表現(xiàn)出一定的電容效應(yīng)，稱其為結(jié)電容。 （1）開通時(shí)間t on 由于結(jié)電容的存在，當(dāng)輸入電壓u I由U I L跳變到U I H時(shí)，二極管要經(jīng)過導(dǎo)通延遲時(shí)間t d和上升時(shí)間tr之后，才能由截止?fàn)顟B(tài)轉(zhuǎn)換到導(dǎo)通狀態(tài)。其原因在于，當(dāng)u I由U I L跳變到U I H時(shí)，PN結(jié)內(nèi)部要建立起足夠的電荷梯度才

4、開始形成正向擴(kuò)散電流，因而正向?qū)娏鞯慕⒁詼笥谳斎腚妷赫兊臅r(shí)間。所以半導(dǎo)體二極管的開通時(shí)間為 t o n = t d + t r （9.1） （2）關(guān)閉時(shí)間toff 當(dāng)輸入電壓uI由UI H跳變到UI L時(shí)，二極管經(jīng)過存儲(chǔ)時(shí)間t s和下降時(shí)間t f之后，才會(huì)由導(dǎo)通狀態(tài)轉(zhuǎn)換到截止?fàn)顟B(tài)。其原因在于，當(dāng)u I由U I H跳變到U I L時(shí)，由于PN結(jié)內(nèi)尚存在一定數(shù)量的存儲(chǔ)電荷，所以有較大的瞬態(tài)反向電流，隨著存儲(chǔ)電荷的釋放，反向電流逐漸減小并趨近于零，最后穩(wěn)定在一個(gè)微小的數(shù)值，即達(dá)到反向飽和電流。將反向電流從它的峰值衰減到它十分之一值所經(jīng)過的時(shí)間稱做關(guān)閉時(shí)間。關(guān)閉時(shí)間也叫做反向恢復(fù)時(shí)間，用

5、t re表示。二極管的關(guān)斷時(shí)間為 t off = t s + t f （9.2） 由于二極管的開通時(shí)間ton比關(guān)閉時(shí)間t off短得多，所以一般情況下可以忽略不計(jì)，而只考慮關(guān)閉時(shí)間，即反向恢復(fù)時(shí)間。一般開關(guān)二極管的反向恢復(fù)時(shí)間也只有幾個(gè)納秒。例如，用于高速開關(guān)電路的平面型硅開關(guān)管2CK系列，t re5 ns。 值得注意的是，當(dāng)二極管外加跳變電壓且信號(hào)變化頻率很高時(shí)，因結(jié)電容的充、放電，二極管將失去單向?qū)щ娦?，不能起開關(guān)作用。因此，對(duì)二極管的最高工作頻率應(yīng)有一定的限制。 9.1.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性1. 開關(guān)條件及特點(diǎn)開關(guān)條件及特點(diǎn) 圖9.5（a）、（b）分別為三極管

6、的開關(guān)電路和輸出特性。 當(dāng)輸入電壓u I = U I L0.5 V時(shí)，三極管因發(fā)射結(jié)電壓小于其導(dǎo)通電壓而截止，工作在特性曲線的截止區(qū)。此時(shí)，i B0，i C0，如果忽略三極管的穿透電流，則u O = VCC，c-e間相當(dāng)于開關(guān)斷開。三極管截止時(shí)的等效電路如圖9.6（a）所示，三個(gè)電極如同斷開的開關(guān)。 當(dāng)輸入電壓u I 0.5 V且u BC0 V時(shí)，三極管因發(fā)射結(jié)正偏、集電結(jié)反偏而處于放大狀態(tài)，故工作在輸出特性的放大區(qū)。此時(shí)，i C =i B，i C受i B的控制，三極管c-e間等效為一個(gè)受控電流源，u CE = VCC i CR c 。 當(dāng)輸入電壓u I繼續(xù)增大時(shí)，i B隨之增大，i C =i

7、B也隨之增大，u CE則隨之減小，當(dāng)u CE減小至與u BE（0.7 V）相同時(shí)，管子進(jìn)入飽和狀態(tài)。通常認(rèn)為u CE = U BE的狀態(tài)為臨界飽和狀態(tài)。臨界飽和狀態(tài)下三極管的基極電流、集電極電流和管壓降可表示為I BS、I CS和U CES，則cCESCCCSRUVI(9.3) 同時(shí)，它還滿足I CS=I BS的關(guān)系，故可求出三極管進(jìn)入飽和狀態(tài)時(shí)的I BS值 （9.4） 若輸入電壓繼續(xù)增大，管子的基極電流iB將大于IBS，三極管進(jìn)入飽和狀態(tài)，工作在輸出特性的飽和區(qū)。此時(shí)，輸出電壓小于uBE，通常情況下，三極管工作在飽和狀態(tài)時(shí)，u O =U CES0.3 V（硅管）。其等效電路如圖9.6（b）所

8、示，三極管c-e間相當(dāng)于一個(gè)小于0.3 V壓降的閉合開關(guān)。實(shí)際的i B與I BS相比越大，則U CES越小。cCESCCCSBSRUVII 例例9.1 在圖9.5（a）所示電路中，R c = 1 k，R b = 10 k，V CC = 5 V，= 50，三極管飽和時(shí)的u BE = 0.7 V，U CES = 0.3 V。分別求當(dāng)輸入電壓u I = 0.3 V、1 V、3 V時(shí)的輸出電壓u O，并判斷三極管的工作狀態(tài)。 解：解：（1）當(dāng)u I = 0.3 V時(shí)，由于u BE0.5V，所以基極電流i B0，三極管工作在截止?fàn)顟B(tài)，集電極電流i C0，故輸出電壓u O = VCC i CR c = 5

9、 V。 （2）當(dāng)u I = 1 V時(shí)，三極管導(dǎo)通，基極電流 三極管臨界飽和時(shí)的基極電流 顯然0i BI BS，所以三極管工作在放大狀態(tài)。此時(shí)，i C =i B = 0.7 mA，輸出電壓u O = u CE =V CC i CR c = 3.5 V。mA030mA10701bBEIBRuuimA0940mA150305cCESCCBSRUVI（3）當(dāng)u I = 3 V時(shí)，三極管導(dǎo)通，基極電流 三極管臨界飽和時(shí)的基極電流 顯然iBIBS，所以三極管工作在飽和狀態(tài)。此時(shí)輸出電壓uO =UCES = 0.3 V。2. 三極管的開關(guān)時(shí)間三極管的開關(guān)時(shí)間 在圖9.5（a）所示三極管開關(guān)電路中，當(dāng)輸入信號(hào)

10、uI是跳變電壓時(shí)，三極管集電極電流iC和輸出電壓uO的變化都滯后于輸入電壓uI的變化，如圖9.7所示。mA230mA10703bBEIBRuuimA0940mA150305cCESCCBSRUVI 當(dāng)u I由U I L跳變到U I H時(shí)，三極管由截止變?yōu)轱柡蛯?dǎo)通，基區(qū)電荷有一個(gè)建立的過程；當(dāng)u I由U I H跳變到U I L時(shí)，三極管由飽和導(dǎo)通變?yōu)榻刂?，基區(qū)電荷有一個(gè)釋放過程，這些過程都需要一定的時(shí)間。把uI正跳變瞬間開始到i C上升到0.9I CS所需的時(shí)間稱為開通時(shí)間，用t on表示；把uI負(fù)跳變瞬間開始到i C減小到0.1I CS所需的時(shí)間稱為關(guān)閉時(shí)間，用t off表示。 由以上分析可知

11、，三極管開、關(guān)時(shí)間的存在，影響著電路的開關(guān)速度。一般來說，關(guān)閉時(shí)間t off大于開通時(shí)間t on。因此，降低飽和深度、減少飽和管基區(qū)電荷，可以加快釋放時(shí)間，是提高三極管開關(guān)速度的關(guān)鍵。若輸入電壓uI的頻率過高，三極管將來不及完成飽和狀態(tài)與截止?fàn)顟B(tài)的相互轉(zhuǎn)換，從而失去開關(guān)作用。因此，對(duì)三極管的最高工作頻率應(yīng)有一定的限制。9.1.3 MOS管的開關(guān)特性管的開關(guān)特性 圖9.8（a）、（b）分別為NMOS管和PMOS管的開關(guān)電路。 MOS管的開關(guān)特性與三極管類似。以NMOS管的開關(guān)電路9.8（a）為例，當(dāng)其柵-源電壓u GS小于開啟電壓UTN時(shí)，管子截止，工作在漏極特性的截止區(qū)，此時(shí)漏-源間的電阻極高

12、，約為109以上；如果負(fù)載電阻RD遠(yuǎn)遠(yuǎn)小于MOS管的截止內(nèi)阻R OFF，則輸出端輸出為高電平U OH，并且UOHV DD。MOS管的D-S間相當(dāng)于開關(guān)斷開，圖9.8（a）所示電路的等效電路如圖9.9（a）所示。 當(dāng)u GSU TN 時(shí)，MOS管導(dǎo)通并工作在可變電阻區(qū)，漏-源間導(dǎo)通內(nèi)阻RON很小，如果負(fù)載電阻R D遠(yuǎn)遠(yuǎn)大于R ON，則輸出端為低電平U OL，并且U OL=0，此時(shí)D-S間如同一個(gè)閉合的開關(guān)。其等效電路圖如圖9.9（b）所示。 例例9.2 電路如圖9.10所示。已知UTN = |UTP|= 4 V（UTN、UTP分別為NMOS管和PMOS管的開啟電壓，UTP為負(fù)值），導(dǎo)通電阻RON

13、 = 500 。求：（1）當(dāng)uI分別為0 V和10 V時(shí)輸出電壓u O的值；（2）若將PMOS管改為10 k的電阻，u O的值是多少？ 解：解：（1）當(dāng)u I = 0 V時(shí)，uGSN = 0 VUTN，NMOS管截止，uGSP = -10 VUTP，PMOS管導(dǎo)通。所以 u O = VDD = 10 V 當(dāng)u I = 10 V時(shí)，uGSN = 10 VUTN，NMOS管導(dǎo)通，uGSP = 0 VUTP，PMOS管截止。所以 uO = 0 V （2）若將PMOS管改為RD = 10 k的電阻，則 當(dāng)u I = 0 V時(shí)，NMOS管截止，故u O = VDD = 10 V； 當(dāng)u I = 10 V

14、時(shí)，NMOS管導(dǎo)通，因?yàn)镽ON = 500 ，故V480DONONDDORRRVu9.2 分立元件門電路分立元件門電路9.2.1 二極管與門二極管與門 與與門是實(shí)現(xiàn)與與邏輯功能的電路，它有多個(gè)輸入端和一個(gè)輸出端。由二極管構(gòu)成的與與門電路如圖9.11（a）所示，uA、uB為輸入電壓信號(hào)，uY為輸出電壓信號(hào)；圖9.11（b）為與與門的邏輯符號(hào)，其中A、B為輸入變量，Y為輸出變量。 （1）當(dāng)輸入電壓u A、u B均為低電平0 V時(shí)，二極管D1、D2均導(dǎo)通。若將二極管視為理想開關(guān)，則輸出電壓uY為低電平0 V。 （2）當(dāng)輸入電壓u A、u B中有一個(gè)為低電平0 V時(shí)，設(shè)uA為低電平0 V，uB為高電平

15、5 V，則二極管D1搶先導(dǎo)通，D2因此而截止，輸出電壓uY為低電平0 V。 （3）當(dāng)輸入電壓u A、u B均為高電平5 V時(shí)，二極管D1、D2均導(dǎo)通，輸出電壓uY為高電平5 V。 將上述情況下輸入、輸出電平值列于表2.1中，按正邏輯賦值得到該電路邏輯真值表如表2.2所列，從中可以看出，電路的輸入信號(hào)只要有一個(gè)為低電平，輸出便是低電平，只有輸入全為高電平時(shí)，輸出才是高電平，即實(shí)現(xiàn)與與邏輯功能，其邏輯表達(dá)式為 Y = AB9.2.2 二極管或門二極管或門 或或門是實(shí)現(xiàn)或或邏輯功能的電路，它也有多個(gè)輸入端和一個(gè)輸出端。由二極管構(gòu)成的或或門電路如圖9.12（a）所示，uA、uB為輸入電壓信號(hào)，uY為輸

16、出電壓信號(hào)，其輸入信號(hào)的高、低電平仍取5 V和0 V，圖9.12（b）所示為或或門的邏輯符號(hào)。 或或門工作原理的分析和與與門類似，這里不再贅述，請(qǐng)讀者自行分析。9.2.3 三極管非門（反相器）三極管非門（反相器） 實(shí)現(xiàn)非非邏輯功能的電路是非非門電路，也稱反相器。利用三極管的開關(guān)特性，可以實(shí)現(xiàn)非非邏輯運(yùn)算。圖9.13（a）是三極管非非門電路，9.13（b）為非非門的邏輯符號(hào)。 當(dāng)u I = U I L= 0 V時(shí)，三極管截止，i B = i C0，所以u(píng) O = VCC = 5 V為高電平。 當(dāng)u I = U I H = 5 V時(shí)，發(fā)射結(jié)正偏，此時(shí)三極管T是否工作于飽和導(dǎo)通狀態(tài)，需要進(jìn)行如下判斷

17、： 基極電流 基極臨界飽和電流 由于i BI BS，所以T飽和導(dǎo)通，故有u O =UCES 0.3 V為低電平。將輸入、輸出電平值列于表9.3中，按正邏輯賦值得到該電路邏輯真值表如表9.4所列。可以看出，輸出與輸入邏輯正好相反，實(shí)現(xiàn)了非非邏輯功能，其邏輯表達(dá)式為 mA13 . 47 . 05bBEIHBRuUimARVIBS1701305cCCAY 9.3 集成集成TTL門電路門電路 現(xiàn)代數(shù)字電路廣泛采用了集成電路。根據(jù)半導(dǎo)體器件的類型，數(shù)字集成門電路分為MOS集成門電路和雙極型（晶體三極管）集成門電路。MOS集成門電路中，使用最多的是CMOS集成門電路。雙極型集成門電路中，使用最多的是TTL

18、集成門電路。TTL門電路的輸入、輸出都是由晶體三極管組成，所以人們稱它為晶體管晶體管邏輯門電路（Transistor Transistor Logic），簡(jiǎn)稱TTL門。9.3.1 集成集成TTL與非門與非門 1. 電路組成電路組成 TTL門電路的基本形式是與非與非門，圖9.14（a）、（b）分別為TTL與非與非門的基本電路及邏輯符號(hào)。 電路內(nèi)部分為三級(jí)： 輸入級(jí)：由多發(fā)射極三極管T1和電阻R1組成，多發(fā)射極三極管T1有多個(gè)發(fā)射極，作為門電路的輸入端。D1、D2是輸入端保護(hù)二極管，為抑制輸入電壓負(fù)向過低而設(shè)置的。 中間放大級(jí)：由T2、R2、R3組成，T2集電極輸出驅(qū)動(dòng)T3，發(fā)射極輸出驅(qū)動(dòng)T4。

19、輸出級(jí)：由T3、T4、D3和R4組成。2. 工作原理工作原理 在圖9.14（a）中，若輸入端中至少有一個(gè)是低電平0 V，則T1管基極電位u B1 = 0.7 V，這0.7 V電壓不能使T1集電結(jié)、T2發(fā)射結(jié)、T4發(fā)射結(jié)三個(gè)PN結(jié)導(dǎo)通，所以T2、T4截止。此時(shí)，VCC通過R2使T3導(dǎo)通，u O = V CC I B3R2 u BE3 u D3VCC u BE3 u D35-0.7-0.7=3.6V，輸出為高電平U OH。 當(dāng)輸入信號(hào)A、B均為高電平3 V時(shí)，T1基極電位升高，足以使T1集電結(jié)、T2發(fā)射結(jié)、T4發(fā)射結(jié)三個(gè)PN結(jié)導(dǎo)通，三個(gè)PN結(jié)一旦導(dǎo)通，T1基極電位即被鉗位于2.1V。T1的發(fā)射結(jié)反

20、偏，集電結(jié)正偏，處于倒置工作狀態(tài)，T1失去電流放大作用。三極管T2、T4導(dǎo)通后，進(jìn)入飽和區(qū)，u O =U CES4 = 0.3 V，輸出為低電平U OL。 由此可見，只要輸入端有一個(gè)為低電平，則輸出高電平；只有輸入端全為高電平時(shí)，才輸出低電平。所以圖9.14（a）實(shí)現(xiàn)的是與非與非邏輯關(guān)系。 圖9.15所示是兩種TTL集成與非與非門74LS00和74LS20的引腳排列圖。74LS00內(nèi)部集成了四個(gè)完全相同的2輸入與非與非門，故簡(jiǎn)稱為四2輸入與非與非門；74LS20為二 4輸入與非與非門。3. 主要技術(shù)參數(shù)主要技術(shù)參數(shù) （1）輸入、輸出的高低電平 圖9.16為TTL與非門的電壓傳輸特性，它描述了與

21、非與非門輸出電壓u O與輸入電壓u I之間的變化關(guān)系。由電壓傳輸特性曲線可以求得輸入和輸出高、低電平的數(shù)值為： 輸出高電平 U OH U O（A）= 3.6 V 輸出低電平 U OL = U CES = 0.2 V 輸入低電平 U IL = U I（B）= 0.4 V 輸入高電平 U IH = U I（D）= 1.2 V 這些電平值是一種較理想的情況。對(duì)于TTL門電路（如74系列）來說，高、低電平的標(biāo)準(zhǔn)電壓值為：U OL = 0.4 V，U OH = 2.4 V，U IL = 0.8 V，U IH = 2 V。 由于不同類型的TTL器件，其u I u O特性各不相同，因而其輸入和輸出高、低電壓

22、也各異。 （2）噪聲容限 實(shí)際的門電路都有一定的抗干擾能力。所謂抗干擾能力是指：電路在干擾信號(hào)的作用下，維持原來邏輯狀態(tài)的能力。把在保證電路輸出邏輯值不變（或者說u O變化范圍不超過允許限度）的條件下，輸入電平的允許波動(dòng)范圍稱為輸入端噪聲容限。 在實(shí)際的數(shù)字系統(tǒng)中，往往前一級(jí)電路的輸出就是后一級(jí)電路的輸入。在圖9.17所示的噪聲容限示意圖中，若設(shè)前級(jí)輸出高電平的最小值為U OHmin，后級(jí)輸入高電平的最小值為U I Hmin，則它們的差值稱為高電平噪聲容限，用UNH表示，即 U NH = U OHmin U IHmin （9.5） 若設(shè)前級(jí)輸出低電平的最大值為U OLmax，后級(jí)輸入低電平的最

23、大值為U ILmax，則它們的差值稱為低電平噪聲容限，用U NL表示，即 U NL = U I Lmax U OLmax （9.6） 為了提高門電路的抗干擾能力，應(yīng)盡可能提高門電路的噪聲容限。7400系列門電路高電平噪聲容限UNH和低電平噪聲容限UNL一般均為0.4 V。（3）扇入、扇出系數(shù) TTL門電路的扇入系數(shù)取決于它的輸入端的個(gè)數(shù)，例如一個(gè)3輸入的與非與非門，其扇入系數(shù)N I = 3。 扇出系數(shù)的情況則稍復(fù)雜。由于實(shí)際應(yīng)用中，門電路輸出端一般總接有一個(gè)或幾個(gè)門（這里以TTL與非與非門帶同類門作為負(fù)載為例來討論）。承受前級(jí)門輸出信號(hào)的后級(jí)門稱為前級(jí)門的負(fù)載門；帶動(dòng)負(fù)載門的前級(jí)門稱為驅(qū)動(dòng)門。

24、驅(qū)動(dòng)門輸出的電流稱為驅(qū)動(dòng)電流；流經(jīng)驅(qū)動(dòng)門又流經(jīng)負(fù)載門的電流稱為負(fù)載電流。 負(fù)載電流又有兩種情況，一種是負(fù)載門電流灌入驅(qū)動(dòng)門輸出端，這種負(fù)載叫做灌電流負(fù)載，如圖9.18（a）所示，此時(shí)，驅(qū)動(dòng)門輸出為低電平U OL，為了保證輸出U OL不高于規(guī)定值（0.4 V），要求負(fù)載門的個(gè)數(shù)不能無限制地增加。在輸出為低電平的情況下，所能驅(qū)動(dòng)同類門的個(gè)數(shù)由下式?jīng)Q定式中I OL為驅(qū)動(dòng)門的輸出端電流，I IL為負(fù)載門輸入端電流。N OL即為輸出為低電平時(shí)的扇出系數(shù)。 另一種情況是，負(fù)載門電流是從驅(qū)動(dòng)級(jí)中拉出來的，這種負(fù)載叫拉電流負(fù)載，如圖9.18（b）所示，此時(shí)，驅(qū)動(dòng)門輸出為高電平UOH，同樣，輸出高電平UOH也不

25、能低于規(guī)定值（2.4 V）。這樣，輸出為高電平時(shí)的扇出系數(shù)為 式中I OH為驅(qū)動(dòng)門的輸出端電流，I H為負(fù)載門輸入端電流。 ILOLOLIIN（9.7）IHOHOHIIN (9.8) 扇出系數(shù)用來表征門電路的帶負(fù)載能力，其值越大，帶負(fù)載能力越強(qiáng)。一般TTL器件的數(shù)據(jù)手冊(cè)中，并不給出扇出系數(shù)，而須用計(jì)算或?qū)嶒?yàn)的方法求得，并注意在設(shè)計(jì)時(shí)要留有余地，以保證數(shù)字電路或系統(tǒng)能正常運(yùn)行。 通常，輸出低電平電流IOL大于輸出高電平電流IOH，NOLNOH ，因而，在實(shí)際的工程設(shè)計(jì)中，常取二者中的較小者。 例例9.3 已知TTL與非與非門電路T1004的I OH = 400A，I OL = 16 mA，I I

26、L= - 1.6 mA，I IH = 40A。求該電路的扇出系數(shù)N。 解：解： 當(dāng)輸出高電平時(shí) N OH = =當(dāng)輸出為低電平時(shí) 由于N OH = N OL，所以扇出系數(shù)N = 10。如果N OLN OH ，則取較小者。HIHOII1040400ILOLOLIIN106116（4）傳輸延遲時(shí)間 傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)。由于門電路中的二極管、三極管在狀態(tài)轉(zhuǎn)換過程中都需要一定的時(shí)間，且電路中有寄生電容的影響，因此，門電路從接收信號(hào)到輸出響應(yīng)會(huì)有一定的延遲。圖9.19示意畫出了與非與非門輸入、輸出的對(duì)應(yīng)波形。平均延遲時(shí)間t pd為 )(21PLHPHLpdttt(9.9) 傳輸延遲時(shí)

27、間是決定開關(guān)速度的重要參數(shù)。通常根據(jù)t pd的大小將門電路劃分為低速門、中速門、高速門幾種。普通TTL與非與非門t pd為6 ns15 ns。9.3.2 集成集成TTL非門、或非門、集電極開路門和三態(tài)門非門、或非門、集電極開路門和三態(tài)門1. TTL非門（反相器）非門（反相器） 圖9.20（a）是TTL非非門的基本電路，除了輸入級(jí)T1由多發(fā)射極三極管改為單發(fā)射極三極管外，其余部分和圖9.14（a）所示的與非與非門完全一樣。圖9.14（b）所示為集成反相器74LS04的引腳排列圖，74LS04中包含6個(gè)相互獨(dú)立的反相器。 當(dāng)輸入電壓u I = U I L = 0 V時(shí)，T1基極電流iB1流入發(fā)射極

28、，即由非非門輸入端流出，因此i B2 = 0，T2截止，顯然T4基極也沒有電流，也截止。而T3和D將導(dǎo)通，u O = U OH = 3.6 V，輸出為高電平。當(dāng)輸入電壓u I = U I H = 3.6 V時(shí)，T1倒置，i B1流入T2基極，使T2飽和導(dǎo)通，進(jìn)而使T4飽和導(dǎo)通，而T3和D將截止，u O = U OL 0.3 V，輸出為低電平。于是，電路實(shí)現(xiàn)了非非邏輯關(guān)系。2. TTL或非門或非門 圖9.21（a）所示是TTL或非或非門的電路圖，R1、T1、R1/、T1/構(gòu)成輸入級(jí)；T2、T2/ 和R2、R3構(gòu)成中間級(jí)；R4、T3、D、T4構(gòu)成輸出級(jí)。圖2.21（b）所示為集成TTL或非或非門7

29、4LS02的引腳排列圖，74LS02中包含4個(gè)相互獨(dú)立的或非或非門。 當(dāng)輸入信號(hào)A、B 中只要有一個(gè)為高電平，例如A端u I = U I H = 3.6 V，那么i B1就會(huì)經(jīng)過T1集電結(jié)流入T2基極，使T2、T4飽和導(dǎo)通，使得輸出u O = U OL 0.3 V，為低電平。只有當(dāng)輸入信號(hào)A、B全為低電平時(shí)，iB1、i/B1均分別流入T1、T1/發(fā)射極，T2、T2/均截止，T4也截止，T3、D導(dǎo)通，輸出為高電平。即電路實(shí)現(xiàn)的是或非或非邏輯功能。 此外，還有TTL與與門、TTL或或門、TTL與或非與或非門等，它們的電路結(jié)構(gòu)都是在TTL與非與非門的基礎(chǔ)上稍加變化得到，此處不再介紹。圖9.22給出了

30、幾種TTL集成門電路的引腳排列圖，圖9.22（a）所示是TTL與或非與或非門74LS51的引腳排列圖，74LS51中集成了兩個(gè)相互獨(dú)立的與或非與或非門，其中，；圖9.22（b）所示是TTL異或異或門74LS86的引腳排列圖，74LS86中包含4個(gè)相互獨(dú)立的異或異或門。3. 集電極開路門集電極開路門(OC門門)（1）線與 在工程實(shí)踐中，往往需要將兩個(gè)或多個(gè)邏輯門的輸出端并聯(lián)，以實(shí)現(xiàn)與與邏輯的功能，稱為線與線與。 然而，前面介紹的TTL門電路，其輸出端不允許并聯(lián)使用，也就無法實(shí)現(xiàn)線與線與功能。這是因?yàn)椋瑢?duì)于一般的TTL門電路（以TTL與與非非門為例），若將兩個(gè)（或多個(gè)）與非與非門的輸出端直接相連，

31、如圖9.23所示，與非與非門G1與G2輸出端并聯(lián)起來，當(dāng)G1門輸出高電平，G2門輸出低電平時(shí)，G1門的T3導(dǎo)通，G2門的T4/ 導(dǎo)通，將產(chǎn)生較大的電流i O從G1門流經(jīng)G2門，然后流入?yún)⒖键c(diǎn)。該電流值將遠(yuǎn)遠(yuǎn)超出器件的額定值，很容易將器件損壞。 為了解決這一問題，可以采用集電極開路門（OC門）。 OC門的輸出端可以直接相連，實(shí)現(xiàn)線與線與。（2）OC門的電路組成及工作原理 電路組成 圖9.24（a）是集電極開路與非與非門的電路結(jié)構(gòu)，圖9.24（b）是其邏輯符號(hào)。與普通的與非與非門電路相比，輸出管T3的集電極開路，去掉了R4、T3和D3。需要特別強(qiáng)調(diào)的是，只有輸出端外接電源電壓VCC和上拉電阻R L

32、，OC門才能正常工作，如圖9.24（a）中虛線部分所示。 工作原理 當(dāng)u A = u B = U IH時(shí)，T4飽和，u O = U CES = U OL； 當(dāng)u A 、u B至少有一個(gè)為低電平U IL時(shí)，T4截止，輸出電壓通過外接電源和上拉電阻獲得，此時(shí)，輸出電壓u O = U OH。圖9.24（c）給出的是兩個(gè)OC與非與非門線與線與連接起來的邏輯圖。其輸出為： Y = Y 1Y 2 = 在圖9.24（c）所示電路中，只要R L選得合適，就不會(huì)因電流過大而燒壞芯片。因此，實(shí)際應(yīng)用中，必須要合理選取上拉電阻的阻值。 BACDABDC（3）上拉電阻RL的估算 R Lmax的計(jì)算 將n個(gè)OC門線與線

33、與連接，輸出端接有m個(gè)與非與非門作為負(fù)載，且每個(gè)負(fù)載門均有k個(gè)輸入端，則負(fù)載門總輸入端個(gè)數(shù)為g = m k，如圖9.25（a）所示。 當(dāng)所有OC門都為截止?fàn)顟B(tài)時(shí)，輸出電壓u O為高電平U OH時(shí)，為保證輸出高電平U OH不低于規(guī)定值，R L不能太大，即R L應(yīng)有上限值。圖9.25（a）所示電路中，流過R L的最小電流為 為了保證輸出高電平U OH不低于允許的高電平最小值U OH min，必須保證 R L V CC U OH min 即IHOHminLImknIIRminLRIIHOHminOHCCmaxLImknIUVR(9.10) R Lmin的計(jì)算 當(dāng)任何一個(gè)OC門處于導(dǎo)通狀態(tài)時(shí)，輸出電壓

34、uO將變?yōu)榈碗娖経OL。而且，應(yīng)當(dāng)確保在最不利的情況下所有負(fù)載電流全部流入唯一的一個(gè)導(dǎo)通門時(shí)，輸出低電平仍低于規(guī)定值，則RL的阻值不能太小，即RL應(yīng)有下限值。 根據(jù)圖9.25（b）所示電路，可求得流過R L的最大電流為 為了保證輸出低電平U OL不超過允許低電平的最大值U OLmax，必須保證 R L V CC U OLmax 即 當(dāng)R Lmax和R Lmin的值確定后，只要根據(jù)實(shí)際需要在這兩個(gè)值之間選擇一個(gè)標(biāo)稱值電阻即可。 例例9.4 電路如圖2.26所示。已知OC門輸出低電平時(shí)允許的最大負(fù)載電流I OL = 12 mA，輸出高電平時(shí)的漏電流I OH = 200A，與非與非門輸入漏電流I I

35、H = 50A，輸入短路電流|I IS|= 1.4 mA，VCC = 5 V。要求OC門輸出高電平U OH3 V，輸出低電平U OL0.35 V。 （1）寫出OC門輸出端Y的邏輯表達(dá)式； （2）求上拉電阻R L的取值范圍。ISOmaxLImIILRmaxLRISILOmaxLOCCminLImIUVR(9.11) 解：解：（1） （2）觀察圖2.26可知，OC門個(gè)數(shù)n = 2，負(fù)載門個(gè)數(shù)m = 3，負(fù)載門總輸入端個(gè)數(shù)g = 6。根據(jù)公式（9.10）和（9.11）可得：所以，2.85 kR L0.6 k。CDEABYIHOHminOHCCmaxLIgnIUVRk852k050620235ISOL

36、maxOLCCminLImIUVRk60k4131235054三態(tài)門（三態(tài)門（TSL門）門） （1）電路結(jié)構(gòu)及邏輯符號(hào) 基本的TTL門電路，其輸出有兩種狀態(tài)：高電平和低電平。無論哪種輸出，門電路的直流輸出電阻都很小，都是低阻輸出。 TTL三態(tài)門又稱TSL門（Three State Logic），它有三種輸出狀態(tài)，分別是：高電平、低電平和高阻態(tài)（禁止態(tài)）。其中，在高阻狀態(tài)下，輸出端相當(dāng)于開路。三態(tài)門是在普通門的基礎(chǔ)上，加上使能控制信號(hào)和控制電路構(gòu)成的。圖9.27（a）所示是使能端EN低電平有效的三態(tài)與非與非門的電路圖及邏輯符號(hào)，“EN低電平有效”是指當(dāng)使能控制端信號(hào)EN為低電平時(shí)，電路才實(shí)現(xiàn)與非

37、與非邏輯功能，輸出高電平及低電平，而當(dāng)EN為高電平時(shí)，輸出為高阻無效狀態(tài)。圖9.27（b）是使能端EN高電平有效的三態(tài)與非與非門的電路圖及邏輯符號(hào)，其EN的有效電平與圖9.27（a）正好相反。（2）應(yīng)用舉例 圖9.28所示是三態(tài)門應(yīng)用中的幾個(gè)例子。 用做多路開關(guān) 在圖9.28（a）中，兩個(gè)三態(tài)非非門是并聯(lián)的，使能端是整個(gè)電路的使能端。當(dāng) =0時(shí)，G1使能、G2禁止， ；當(dāng) = 1時(shí)，G1禁止、G2使能， ；G1、G2構(gòu)成兩個(gè)開關(guān)，可以根據(jù)需要將信號(hào)A1或A2反相后送到輸出端。EN1AY EN2AY 用于信號(hào)雙向傳輸 在圖9.28（b）中，兩個(gè)三態(tài)非非門并聯(lián)起來構(gòu)成雙向開關(guān)，當(dāng) = 0時(shí)信號(hào)向右

38、傳送，A 2 = ；當(dāng) = 1時(shí)信號(hào)向左傳送，A1= 。 構(gòu)成數(shù)據(jù)總線 三態(tài)門最重要的一個(gè)用途是實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送，即用一根傳輸線分時(shí)傳送不同的數(shù)據(jù)。在圖9.28（c）中，n個(gè)三態(tài)輸出反相器的輸出端都連到數(shù)據(jù)總線上。只要讓各門的使能端輪流處于低電平，即任何時(shí)刻只讓一個(gè)三態(tài)門處于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，這樣，總線就會(huì)分時(shí)（輪流）傳輸各門的輸出信號(hào)。這種用總線來傳送數(shù)據(jù)的方法，在計(jì)算機(jī)中被廣泛采用。EN1AEN2A9.3.3 改進(jìn)型改進(jìn)型TTL門電路門電路抗飽和抗飽和TTL門電路門電路 晶體三極管的開關(guān)時(shí)間限制了TTL門的開關(guān)速度。為了提高TTL門電路的開關(guān)速度，人們?cè)谌龢O管的基

39、極和集電極間跨接肖特基二極管，如圖9.29（b）所示，以縮短三極管的開關(guān)時(shí)間。肖特基二極管也稱快速恢復(fù)二極管，它的導(dǎo)通電壓較低，約為0.40.5 V，因此開關(guān)速度極短，可實(shí)現(xiàn)1ns以下的高速度，其電路符號(hào)如圖9.29（a）所示。加接了肖特基二極管的三極管稱為肖特基三極管，其電路符號(hào)如圖9.29（c）所示。由肖特基三極管組成的門電路稱做肖特基TTL門，即STTL門，它的tpd 在10 ns以內(nèi)。除典型的肖特基型（即STTL型）外，還有低功耗肖特基型（LSTTL）、先進(jìn)的肖特基型（ASTTL）、先進(jìn)的低功耗型（ALSTTL）等，它們的技術(shù)參數(shù)各有特點(diǎn)，是在TTL工藝的發(fā)展過程中逐步形成的。 下面將

40、基本TTL門和肖特基TTL門電路的性能進(jìn)行比較，列于表9.3中。9.3.4 TTL門電路的使用規(guī)則門電路的使用規(guī)則 1. 對(duì)電源的要求對(duì)電源的要求 TTL集成電路對(duì)電源的要求比較嚴(yán)格，當(dāng)電源電壓超過5.5 V時(shí)，將損壞器件；若電源電壓低于4.5 V，器件的邏輯功能將不正常。因此在以TTL門電路為基本器件的系統(tǒng)中，電源電壓應(yīng)滿足5 V 0.5 V。 2. 對(duì)輸入端的要求對(duì)輸入端的要求 （1）電路各輸入端不能直接與高于+5.5 V和低于 - 0.5 V的低內(nèi)阻電源連接，以免因過流而燒壞電路。 （2）多余輸入端必須要妥善處理。 對(duì)于一般小規(guī)模電路的輸入端，實(shí)驗(yàn)時(shí)允許懸空處理，此時(shí)該輸入端相當(dāng)于邏輯1

41、（高電平）狀態(tài)。但輸入懸空容易受干擾，破壞電路的功能，造成邏輯錯(cuò)誤。 對(duì)于接有長(zhǎng)導(dǎo)線的輸入端、中規(guī)模以上的集成電路及使用集成電路較多的復(fù)雜電路，尤其不允許輸入端懸空，而應(yīng)按其邏輯功能的特點(diǎn)接至相應(yīng)的邏輯電平上。例如，與與門、與非與非門的多余輸入端可直接或通過一個(gè)大于或等于1 k的電阻接至電源上，而或或門、或非或非門的多余輸入端應(yīng)接地。 3、對(duì)輸出端的要求、對(duì)輸出端的要求（1）TTL集成電路的輸出端不允許直接地或+5 V電源，否則將導(dǎo)致器件損壞。（2）TTL集成電路的輸出端不允許并聯(lián)使用（集電極開路門和三態(tài)門除外），否則將損壞器件。9.4 集成集成MOS門電路門電路 集成MOS電路是數(shù)字集成電路

42、的一個(gè)重要系列，它具有低功耗、抗干擾性強(qiáng)、制造工藝簡(jiǎn)單、易于大規(guī)模集成等優(yōu)點(diǎn)，因此得到廣泛應(yīng)用。MOS集成電路有N溝道MOS管構(gòu)成的NMOS集成電路、P溝道MOS管構(gòu)成的PMOS集成電路、以及N溝道MOS管和P溝道MOS管共同組成的CMOS集成電路。CMOS集成電路功耗小、工作速度快，應(yīng)用尤為廣泛。9.4.1 CMOS門電路門電路1. CMOS反相器反相器 CMOS反相器電路如圖9.30所示，G1為NMOS管，G2為PMOS管，且VDD|U T P| + UT ，UTP為PMOS管的閾值電壓，UTN為NMOS管的閾值電壓，G1、G2柵極連在一起作為輸入端，漏極連在一起作為輸出端。 當(dāng)輸入電壓u

43、 A = VDD = 10 V高電平時(shí)，G1導(dǎo)通，G2截止，輸出低電平；當(dāng)輸入u A = 0 V低電平時(shí)，G1截止，G2導(dǎo)通，輸出為高電平。因此電路實(shí)現(xiàn)了非非邏輯運(yùn)算，是非非門反相器。2. CMOS與非門與非門 CMOS與非與非門電路如圖9.31所示，TN1、TN2是串聯(lián)的驅(qū)動(dòng)管，TP1、TP2是并聯(lián)的負(fù)載管。當(dāng)輸入端A、B同時(shí)為高電平時(shí)，TN1、TN2導(dǎo)通，TP1、TP2截止，輸出端Y為低電平；當(dāng)輸入端A、B 中有一個(gè)為低電平時(shí)，TN1、TN2中必有一個(gè)截止，TP1、TP2中必有一個(gè)導(dǎo)通，輸出Y為高電平。因此該電路實(shí)現(xiàn)了與非與非邏輯功能。3. CMOS或非門或非門 CMOS或非或非門電路如圖

44、9.32所示，TN1、TN2是并聯(lián)的驅(qū)動(dòng)管，TP1、TP2是串聯(lián)的負(fù)載管。當(dāng)輸入端A、B 中有一個(gè)為高電平時(shí)，TN1、TN2中必有一個(gè)導(dǎo)通，相應(yīng)的TP1、TP2中必有一個(gè)截止，輸出端Y為低電平；當(dāng)輸入端A、B全為低電平時(shí)，TN1、TN2截止，TP1、TP2導(dǎo)通，輸出Y為高電平。電路實(shí)現(xiàn)了或非或非邏輯功能。4. CMOS傳輸門傳輸門 圖9.33（a）所示是CMOS傳輸門電路，圖（b）是它的邏輯符號(hào)。圖中T1、T2分別是NMOS管和PMOS管，它們的結(jié)構(gòu)和參數(shù)均對(duì)稱。兩管的柵極引出端分別接高、低電平不同的控制信號(hào)C和，源極相連作輸入端，漏極相連作輸出端。 設(shè)控制信號(hào)的高、低電平分別為VDD和0 V

45、，UTN = |UTP|且VDD2 UTN。 當(dāng)控制信號(hào) 、 （即C = 0、 =1）時(shí)，在輸入信號(hào)u I為0 VVDD的范圍內(nèi)，UGSNUTN、UGSPUTP，兩管均截止，輸入和輸出之間是斷開的。0CUDDVUCC 當(dāng)控制信號(hào)、（即C = 1、 = 0）時(shí)，在輸入信號(hào)u I為0 VVDD的范圍內(nèi)，至少有一只管子導(dǎo)通。即當(dāng)uI在0 V（VDD - UTN）間變化時(shí)，NMOS管導(dǎo)通，當(dāng)uI在|UTP|VDD間變化時(shí)，PMOS管導(dǎo)通。因此，當(dāng)C = 1、= 0時(shí)，輸入電壓在0 VVDD范圍內(nèi)變化，都將傳輸?shù)捷敵龆?，?u O = u I| C = 1 綜上所述，通過控制C、 端的電平值，即可控制傳

46、輸門的通斷。另外，由于MOS管具有對(duì)稱結(jié)構(gòu)，源極和漏極可以互換，所以CMOS傳輸門的輸入端、輸出端可以互換，因此傳輸門是一個(gè)雙向開關(guān)。5. CMOS三態(tài)門三態(tài)門 如圖9.34所示，是CMOS三態(tài)非非門的電路圖和邏輯符號(hào)。A是輸入信號(hào)，Y是輸出信號(hào)， 是控制信號(hào)端（EN上面的“非號(hào)“表明低電平有效），也叫使能端。 當(dāng) =1，即為高電平VDD時(shí)，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)高阻狀態(tài)。 當(dāng) = 0，即為低電平0 V 時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器，故Y =，A = 0時(shí)，Y = 1，為高電平；A = 1時(shí)，Y = 0，為低電平。 CCENENEN 9.4

47、.2 CMOS集成門電路及其使用規(guī)則集成門電路及其使用規(guī)則 國(guó)產(chǎn)CMOS系列數(shù)字集成電路主要有C000和CC4000兩個(gè)系列。C000系列是我國(guó)早期的CMOS集成電路產(chǎn)品，工作電壓為715 V。CC4000（CC14000）系列與國(guó)際上CD4000（MC14000）系列對(duì)應(yīng)工作電壓為318 V，能與TTL電路共用電源，也便于連接，是目前發(fā)展較快，應(yīng)用較普遍的CMOS器件。高速CMOS電路CC74HC系列與國(guó)際上MM74系列相對(duì)應(yīng)。表9.5列出了CC4000和CC74HC系列的主要性能比較。 集成CMOS電路與集成TTL電路相比，CMOS電路比TTL電路功耗低，抗干擾能力強(qiáng)，電源電壓適用范圍寬，扇出能力強(qiáng)；TTL電路比CMOS電路延遲時(shí)間短、工作頻率高。在使用時(shí)，可根據(jù)電