系統(tǒng)設(shè)計中的電源完整性：第1部分

1、白皮書系統(tǒng)設(shè)計中的電源完整性：第1部分2010年3月摘要本文討論了電源完整性（PI）的基本要求，以及在PI中使用的最重要概念網(wǎng)絡(luò)阻抗。本文回答了數(shù)字設(shè)計師常常問詢的如下問題：該如何表述電源輸送網(wǎng)絡(luò)（PDN）？通常該如何定義PDN阻抗？目標(biāo)阻抗是多大及其適用范圍？影響阻抗分析的因素有哪些？本文還討論了IC電流、封裝感抗及片上容抗對PDN阻抗分析的影響。作者：Zhen MuMentor Graphics公司8005 SW Boeckman Road威爾遜維爾，OR 97070 USA電話：+1 800-592-2210，或+1 503-685-7000www. mentor. com/pcb電源完

2、整性和電源輸送網(wǎng)絡(luò)電源完整性（或PI），作為一個術(shù)語最早出現(xiàn)在21世紀(jì)初。然而，在數(shù)字系統(tǒng)設(shè)計中，電源輸送的實踐從一開始就發(fā)揮著重要作用：如果電源沒被正確輸送，系統(tǒng)就沒有信號。在系統(tǒng)設(shè)計中，工程師們不僅要確保正確并及時地傳送邏輯信號，還要確保系統(tǒng)從一開始就能產(chǎn)生邏輯信號。圖1給出了IBM 參考文獻7在80年代初采用的一個設(shè)計流程，其中表明了信號和電源輸送設(shè)計間的依賴關(guān)系。它清楚表明，控制靜態(tài)IR壓降和電源噪聲的設(shè)計流程與信號設(shè)計是平行的。在2005年，IEEE EMC研討會的電源輸送小組為電源輸送網(wǎng)絡(luò)提出了一個電源完 整性的完整定義（見圖2）：A. 電源輸送網(wǎng)絡(luò)（PDN）必須為IC提供足夠干凈

3、的電源；B. PDN必須為信號提供低噪?yún)⒖悸窂?；且C. PDN的輻射不能過大。該定義實際上是對電源輸送設(shè)計的行業(yè)要求。第一項規(guī)定，“為IC提供足夠干凈的電源”表明：理想的PDN本身不應(yīng)消耗任何電能；且PDN只為“有源器件”（IC）”高效地提供足夠電源。充足和效率應(yīng)是PDN的特征。 對“為信號提供低噪聲參考路徑”的要求意味著PDN不應(yīng)給系統(tǒng)引入額外的信號完整性（SI）問題和輻射。在現(xiàn)實中，PDN是從VRM（供電電源）到IC（有源器件）的路徑或互連，它包括具有、電源層面、布線和去耦電容的PCB電路板和封裝。由于無法實現(xiàn)一個完全無損的網(wǎng)絡(luò)，所以PDN設(shè)計的任務(wù)就是：盡量減少損耗、并 圖1：IBM在8

4、0年代初采用的設(shè)計流程www. mentor. com/pcb為IC提供所需的電壓水平，這意味著 PDN必須具有低電阻（靜態(tài)階段）或低阻抗（AC階段）特性。圖2：業(yè)界代表定義的PDN電源輸送系統(tǒng)的阻抗及其目標(biāo)值如前所述，一個設(shè)計良好的PDN需要在傳送路徑上具有低阻抗?，F(xiàn)在的問題是：阻抗該多“低”，才足以使PDN能提供IC正常工作所需的足夠電源？要回答這個問題，我們首先需對PDN阻抗進行定義，以便能對PDN進行數(shù)學(xué)表述。假設(shè)一個電源輸送系統(tǒng)（PDS）包括以命名的節(jié)點和分支表述的線性網(wǎng)絡(luò)的PDN，以及由VRM經(jīng)由PDN到IC的電流通路；那么，該PDN在任何位置的阻抗可以定義如下：PDN所得到的，這

5、正是電路板或系統(tǒng)設(shè)計師感興趣并需盡量縮小的參量。這里重要的是要闡明：PDN阻抗是在頻域定義的。那么，我們?nèi)绾卧谂c時域瞬態(tài)信號打交道的數(shù)字設(shè)計中使用它呢？考慮這樣一個情況：供IC工作的電源需要提供穩(wěn)定的直流電平，而IC也要能容忍直流電壓的一定變化，直流電壓水平和公差給定了電源的變化范圍。由于時域內(nèi)的電壓變化包含所有頻率的頻率分量，所以PDN設(shè)計的目標(biāo)可被表述為：最小的電壓變化；以及為IC提供最大電流。這就是我們所說的目標(biāo)阻抗ZT 參考2：這里，阻抗是實際節(jié)點電壓變化與在任何頻點IC吸收的總的動態(tài)電流之比。如果總電流正規(guī)化為1，則任意位置的節(jié)點電壓就給出該節(jié)點的阻抗。在給定頻率，當(dāng)X和Y是IC電源

6、引腳的坐標(biāo)，則阻抗就將是從IC組件看向在此，電源電壓和允許的紋波（以表示）給出了電源預(yù)算，而電流是在最壞情況下連接到PDN的IC吸收的瞬態(tài)電流。由于電壓紋波和最壞情況下的瞬態(tài)電流可能發(fā)生在任何頻率范圍內(nèi)，這使得目標(biāo)阻抗與頻率無關(guān)。在實踐中，由于物理IC的開關(guān)速度是有限的，所以，一個在所有頻率都有效的目標(biāo)阻抗既不可得也不必要。必須為每個特定設(shè)計定義最大頻率（fMAX），如圖3所示。顯然，當(dāng)在所 有（X，Y）點、方程（1）都小于或等于ZT、且FfMAX時，就可得到一個好的PDS設(shè)計，如圖4所示。IC電源引腳、電流規(guī)范，及它們對PDN阻抗的影響當(dāng)把VRM模塊簡化為理想電壓源加無源電路元件的結(jié)合時，P

7、DN回路從電壓源到IC引腳就成為一個線性網(wǎng)絡(luò)。當(dāng)考慮一個芯片上的多個電源引腳時，這種線性網(wǎng)絡(luò)就成為一種圖3：等式（2）的目標(biāo)阻抗與頻率無關(guān)圖5：頻率大于fmax時，對目標(biāo)阻抗的要求改變圖4：一個好的PDN設(shè)計：滿足目標(biāo)阻抗 要求在f>fMAX的部分，目標(biāo)阻抗可以更高（如圖5所示），以規(guī)避過度設(shè)計。因為電壓波動是由所有IC的開關(guān)電流的組合所引致，而PDS要為這些IC供電，所以在方程（2）中，“電流”一項，實際上代表著在同一時間所允許開關(guān)的總電流。它沒有顯示何時何地會出現(xiàn)單獨的開關(guān)電流。從這點來說，方程（2）中的目標(biāo)阻抗是基于最差情況的。換句話說，滿足方程（2）中目標(biāo)阻抗要求的設(shè)計可能不是個

8、高效設(shè)計。多端口網(wǎng)絡(luò)（如圖6所示）。在頻域，一個理想的DC電壓源相當(dāng)于電源地，它形成一個所有網(wǎng)絡(luò)端口都是由IC電源引腳組成的網(wǎng)絡(luò)。在現(xiàn)實中，這些端口（測試點1和2，如圖2所示）代圖6：多端口線性網(wǎng)絡(luò)www. mentor. com/pcb表電源輸送路徑的終點及需保持適當(dāng)電壓水平的位置。如在方程（1）所示的典型案例中，當(dāng)節(jié)點坐標(biāo)位于IC的電源引腳時，多端口網(wǎng)絡(luò)的自阻抗和轉(zhuǎn)移阻抗必須滿足目標(biāo)阻抗要求。值得指出的是：基于上述假設(shè)的PDN阻抗是由電源輸送路徑的物理結(jié)構(gòu)和電源端口位置所唯一決定的。這與多端口線性網(wǎng)絡(luò)阻抗矩陣的導(dǎo)出方式相一致。它是PDN的特性，與電源電壓或IC吸收的電流無關(guān)。這也是所有PI

9、仿真工具不使用實際IC電流以獲取PDN阻抗的原因。那么，在PI分析中，IC電流的作用是什么？ IC電流由兩部分組成：直流電流和動態(tài)電流（或開關(guān)電流）。直流電流為芯片提供適當(dāng)?shù)墓ぷ髌秒妷?，而動態(tài)電流僅當(dāng)芯片中的功能元素改變狀態(tài)時才發(fā)生。在本文中，我們將集中討論動態(tài)電流。在高速數(shù)字設(shè)計中，芯片按順序改變其狀態(tài)。因此，所有的開關(guān)電流在時域都有其表征規(guī)范（profile）。當(dāng)具有一定表征規(guī)范的開關(guān)電流產(chǎn)生時，它意味著有隨時間變化的電流源施加于PDN的一個或多個端口（IC電源引腳）上。該電流導(dǎo)致整個PDN的電壓下降，它揭示出在特定芯片狀態(tài)改變期間，提供給它的實際電壓?，F(xiàn)在的問題是：若PDN設(shè)計滿足頻域

10、內(nèi)預(yù)先定義的目標(biāo)阻抗以及時域內(nèi)所有已知IC電源引腳的開關(guān)電流表征規(guī)范，那么能確保由IC電源引腳處的開關(guān)電流引起的電壓變化會處在允許的電壓紋波預(yù)算范圍內(nèi)嗎？ 答案是“會”，因?qū)Ω哂趂max的所有頻率來說，在頻域的開關(guān)電流譜域變得微不足道（或消失不見），圖7給出了一個例子：在時域，其開關(guān)電流是脈沖函數(shù)；在頻域，給出了其產(chǎn)生的譜域。假設(shè)一個端口（一個IC的電源引腳）的阻抗和電流譜域分別是Zp(f)和Ip(f)，則可按下式計算在任何頻率點、相應(yīng)端口在頻域的電壓：Vp(f) = Zp(f) x Ip(f)。時域電壓Vp（T）可通過對 Vp(f)實施傅立葉逆變換導(dǎo)出。如果在f < fMAX時，Zp(

11、f)和Ip(f)滿足：Zp(f)< ZT；Ip(f)<Imin的條件，就可保證Vp(t)處在允許的電壓波動范圍內(nèi)。以上的例子，實際上提出了一種估計目標(biāo)阻抗最高頻率的方法。其中原因很容易理解：若在高于fMAX時沒有電流，則在這些頻率點就沒有理由繼續(xù)保持低阻抗?？傊?，實際的IC電流不影響PDN阻抗。然而，它可以幫助確定PDN的目標(biāo)阻抗上限。圖7：時域的脈沖函數(shù)；頻域的譜域www. mentor. com/pcb關(guān)于IC電流的最后一個問題是：PDN設(shè)計師可從哪里得到開關(guān)電流規(guī)范？如前所述，開關(guān)電流代表每個芯片（由內(nèi)核和I/O構(gòu)成）的動態(tài)功耗?？紤]到用于PCB或封裝的模擬工具無法獲取IC數(shù)

12、據(jù)庫，而芯片結(jié)構(gòu)通常也非PCB/封裝工具的處理能力所及，所以得到準(zhǔn)確開關(guān)電流規(guī)范的最好辦法是聯(lián)系擁有用于測試芯片的電源分析工具和測量設(shè)備的IC制造商。幸運的是，IC制造商都愿意提供此類信息以滿足他們的客戶系統(tǒng)設(shè)計師。將片上容抗包括到PDN阻抗分析中?？紤]該容抗會帶來與封裝容抗相同的負(fù)面影響。在PI工具設(shè)計時，也應(yīng)考慮類似選擇。小結(jié)雖然在高速數(shù)字設(shè)計和分析中電源完整性是個相對新的名詞，但其概念已在設(shè)計中使用多年。電源完整性的目標(biāo)是：使PDN高效地為IC提供足夠電能，且不引入額外的SI或EMI問題。使PDN阻抗低于預(yù)定目標(biāo)阻抗是設(shè)計出良好PDN的重要手段。設(shè)計人員需了解以下要求：A. PDN設(shè)計實

13、際上是在頻域進行的； B. PDN阻抗和目標(biāo)阻抗都在頻域定義；C. 目標(biāo)阻抗的定義相對來說是基于最差情況的；D. IC電流規(guī)范不影響PDN阻抗，但有助于確定其目標(biāo)阻抗的上限； E. PDN應(yīng)包括封裝感抗和片上容抗的影響，但要注意其帶來的負(fù)面作用。IC和封裝寄生效應(yīng)對PDN阻抗的影響上述關(guān)于PDN阻抗的討論假定電源輸送路徑的終點是安裝在PCB上一個BGA封裝組件的引腳，IC電流直接引至BGA。在現(xiàn)實中，PCB上的實際組件包括芯片和封裝，而BGA只連接封裝。因此，封裝內(nèi)用于電源流送的互連也在電源輸送路徑上且成為PDN的一部分。一般來說，封裝上的互連是電感性的，并在PCB的PDN上引入額外阻抗。若可

14、得到封裝電源網(wǎng)絡(luò)的總感抗，通過把為IC供電的BGA引腳與該感抗串連起來，就可將其納入PDN阻抗。加入封裝感抗的缺點是，PDN阻抗變?yōu)椤耙蕾囆酒摹?。若用一款組件替換另一款，整個PDN阻抗就需進行重新分析。在這兩種情況下的最佳處理方式是：針對封裝效應(yīng)，為PI工具配備用戶鐘意的選項。除了封裝感抗，IC還具有片上容抗。片上容抗出現(xiàn)在IC電源引腳上，它還可與PDN阻抗的其余部分發(fā)生諧振。可以在IC電流源并接一個電容，從而www. mentor. com/pcb參考資料1 Mu, Z., Discussing impedance distribution with multiple stimulatin

15、g sources in power distribution system design and simulation, EPEP2008, Oct. 2008.2 Smith, L. D., Anderson, R. E., Forehand, D. W., Pelc, T. J., and Roy, T., Power distribution system design methodology and capacitor selection for modern CMOS technology, IEEE TRANS. Advanced Packaging, Vol. 22, No.

16、3, August 1999.3 Mu, Z., Power delivery system: sufficiency, efficiency, and stability, IEEE International Symp. ISQED, March 2008. 4 Chua, L. and Lin, P., Computer aided analysis of electronic circuits: algorithms and computational techniques, Prentice-Hall, 1971.5 Mu, Z., Simulation and modeling of power and ground planes in high speed PCB designs, IEEE International Symp. Circuits and Systems, May 2001.6 Wetmore, P., W