第4章 組合邏輯電路2

1、1第四章第四章 組合邏輯電路組合邏輯電路Chapter 4 Combinational Logic Circuit 第一節(jié)第一節(jié) 概述概述 第二節(jié)第二節(jié) 組合邏輯電路的分析和設(shè)計方法組合邏輯電路的分析和設(shè)計方法 第三節(jié)第三節(jié) 若干常用組合邏輯電路若干常用組合邏輯電路 4.3.1 全加法器全加法器 (Adder) 4.3.3 數(shù)值比較器數(shù)值比較器(Comparator) 4.3.2 編碼器編碼器(Encoder) 4.3.4 譯碼器譯碼器(Decoder) 4.3.5 數(shù)據(jù)分配器數(shù)據(jù)分配器(Demultiplexer) 4.3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器(Multiplexer) 第四節(jié)第四節(jié) 組

2、合邏輯電路中的競爭組合邏輯電路中的競爭冒險現(xiàn)象冒險現(xiàn)象2上次課內(nèi)容上次課內(nèi)容 回顧回顧組合邏輯電路的組合邏輯電路的分析分析和和設(shè)計設(shè)計方法方法已知組合邏輯電路已知組合邏輯電路寫輸出邏輯表達(dá)式寫輸出邏輯表達(dá)式化簡化簡分析其功能分析其功能填真值表填真值表分析其功能分析其功能分析分析:3設(shè)計設(shè)計:上次課內(nèi)容上次課內(nèi)容 回顧回顧用與非門設(shè)用與非門設(shè)計邏輯電路計邏輯電路根據(jù)功能要求根據(jù)功能要求填卡諾圖化簡邏輯函數(shù)填卡諾圖化簡邏輯函數(shù)列真值表列真值表寫最簡寫最簡與或式與或式用多種基本門用多種基本門設(shè)計設(shè)計邏輯電路邏輯電路邏輯抽象邏輯抽象變?yōu)樽優(yōu)榕c非與非式與非與非式SSIMSIPLD4求出實現(xiàn)這個邏輯功能的

3、求出實現(xiàn)這個邏輯功能的最簡最簡邏輯電路。邏輯電路?！白詈喿詈啞保菏侵杆茫菏侵杆闷骷钌倨骷钌?，器件，器件種類種類最少最少，而且器件之間的，而且器件之間的連線也最少連線也最少。設(shè)計設(shè)計:上次課內(nèi)容上次課內(nèi)容 回顧回顧5第三節(jié)第三節(jié) 若干常用組合邏輯電路若干常用組合邏輯電路u 加法器加法器 (Adder)u半加器和全加器半加器和全加器;u加法器加法器;u加法器的應(yīng)用加法器的應(yīng)用;u 比較器比較器 (Comparator)u1位數(shù)值比較器；位數(shù)值比較器；u4位數(shù)值比較器；位數(shù)值比較器；u比較器的級聯(lián)；比較器的級聯(lián)；上次課內(nèi)容上次課內(nèi)容 回顧回顧6本次課主要內(nèi)容本次課主要內(nèi)容第三節(jié)第三節(jié) 若干常

4、用組合邏輯電路若干常用組合邏輯電路4.3.2 編碼器編碼器 (Encoder)4.3.4 譯碼器譯碼器(Decoder)74.3.2 編碼器編碼器(Encoder) “編碼編碼”：即為了區(qū)分一系列不同的事物，：即為了區(qū)分一系列不同的事物，將其中的每個事物用一個二值代碼表示。將其中的每個事物用一個二值代碼表示。 實現(xiàn)編碼操作的電路稱為實現(xiàn)編碼操作的電路稱為編碼器；編碼器； 編碼器的邏輯功能：把輸入的每一個高、編碼器的邏輯功能：把輸入的每一個高、低電平信號變成一個對應(yīng)的二進(jìn)制代碼。低電平信號變成一個對應(yīng)的二進(jìn)制代碼。u 二進(jìn)制普通編碼器；二進(jìn)制普通編碼器；u 二進(jìn)制優(yōu)先編碼器；二進(jìn)制優(yōu)先編碼器；u

5、 編碼器的擴(kuò)展；編碼器的擴(kuò)展；u 二十進(jìn)制編碼器；二十進(jìn)制編碼器；8一、二進(jìn)制普通編碼器一、二進(jìn)制普通編碼器 (Common Encoder)1、真值表、真值表I3 I2 I1 I0Y1 Y00 1 1 11 0 1 11 1 0 11 1 1 01 11 00 10 02 、卡諾圖、卡諾圖以兩位二進(jìn)制編碼器為例：3、輸出函數(shù)式、輸出函數(shù)式 Y Y1 1=I=I3 3I I2 2Y Y1 1=I=I3 3I I2 2Y Y0 0=I=I3 3I I1 1Y Y0 0=I=I3 3I I1 1Y1I3I2I1I000011110000111101100XXXXXXXXXXXXY0I3I2I1I0

6、00011110000111101010XXXXXXXXXXXX特點：特點：任何時刻只允許輸入一個編碼信號任何時刻只允許輸入一個編碼信號，否則將發(fā)生混亂。，否則將發(fā)生混亂。95、邏輯符號、邏輯符號由邏輯符號知電路的特點：由邏輯符號知電路的特點： 0編碼有效，輸出兩位編碼有效，輸出兩位二進(jìn)制原碼二進(jìn)制原碼。4 、 邏輯圖邏輯圖I3I2I1I0Y1Y04線線2線線I3I2I1I0Y1Y04線線2線線&Y1&Y0I3I2I1I02)若電路符號如右若電路符號如右表示電路特點為：表示電路特點為：6、說明、說明所以，所以， 端叫做端叫做“隱含端隱含端”I01)電路中的電路中的I0 端可以去

7、掉，端可以去掉，因為當(dāng)因為當(dāng)I3I2I1 = 111時，必然輸出時，必然輸出0的兩位代碼的兩位代碼00，0編碼有效，編碼有效， 輸出兩位二進(jìn)制輸出兩位二進(jìn)制反碼反碼。103位二進(jìn)制普通編碼器框圖位二進(jìn)制普通編碼器框圖圖圖3.3.8 3位二進(jìn)制普通編碼器框圖位二進(jìn)制普通編碼器框圖 若是邏輯圖若是邏輯圖, 則則: 1編碼有效，輸出兩位二進(jìn)制原碼。編碼有效，輸出兩位二進(jìn)制原碼。113位二進(jìn)制普通編碼器真值表位二進(jìn)制普通編碼器真值表12 由于普通編碼器在任何時刻由于普通編碼器在任何時刻 I0I7 當(dāng)中僅有一當(dāng)中僅有一個取值為個取值為1，即只有真值表中所列的，即只有真值表中所列的8種狀態(tài)，而且種狀態(tài)，而

8、且它的它的(288 )種狀態(tài)均為種狀態(tài)均為約束項約束項。因此，由真值表可。因此，由真值表可得到邏輯式：得到邏輯式：753107632176542IIIIYIIIIYIIIIY753107632176542IIIIYIIIIYIIIIY或門實現(xiàn)或門實現(xiàn)與非門實現(xiàn)與非門實現(xiàn) 在實際電路中，與非門、或非門、與或非門往在實際電路中，與非門、或非門、與或非門往往比與門、或門、與或門往比與門、或門、與或門更容易實現(xiàn)更容易實現(xiàn)。思考思考1 1：如何用與非門實現(xiàn)如何用與非門實現(xiàn)8421-BCD8421-BCD碼普通編碼器？碼普通編碼器？13 特點：允許同時輸入兩個以上編碼信號。特點：允許同時輸入兩個以上編碼信

9、號。不過在設(shè)計優(yōu)先編碼器時已經(jīng)將所有的輸入信不過在設(shè)計優(yōu)先編碼器時已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊，當(dāng)幾個輸入信號同時出號按優(yōu)先順序排了隊，當(dāng)幾個輸入信號同時出現(xiàn)時，現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。二、二進(jìn)制優(yōu)先編碼器二、二進(jìn)制優(yōu)先編碼器(Priority Encoder)14 在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低，即具有在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低，即具有單方面排斥的特性。單方面排斥的特性。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0

10、 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0 設(shè)設(shè)I I7 7的優(yōu)先級別最高，的優(yōu)先級別最高，I I6 6次之，次之，I I0 0最低。最低。真真值值表表二、二進(jìn)制優(yōu)先編碼器二、二進(jìn)制優(yōu)先編碼器(Priority Encoder)1512463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏

11、輯表達(dá)式邏輯表達(dá)式公式化簡法公式化簡法16邏輯圖邏輯圖111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08線線-3線線優(yōu)優(yōu)先先編編碼碼器器 如果要求輸出、輸入均為反變量如果要求輸出、輸入均為反變量，則只要在圖中，則只要在圖中的每一個輸出端和輸入端都的每一個輸出端和輸入端都加上反相器加上反相器就可以了。就可以了。172、集成、集成3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS148VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3

12、4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a) 引腳排列圖(b) 邏輯功能示意圖STST是使能輸入端。是使能輸入端。Y YS S為使能輸出端，通常接至低位芯片的為使能輸出端，通常接至低位芯片的STST端。端。Y YS S和和STST配合可以實現(xiàn)多級編碼器之間的優(yōu)先級別的控制。配合可以實現(xiàn)多級編碼器之間的優(yōu)先級別的控制。Y YEXEX為為擴(kuò)展輸出端，擴(kuò)展輸出端，0 0表示有編碼輸出；表示有編碼輸出； 1 1表示無編碼輸出表示無編碼輸出。18輸 入輸 出S

13、T01234567 IIIIIIII012 YYYEXYSY10000000001 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1輸入輸入：邏輯：邏輯0(0(低電平低電平) )有效有效輸出輸出：邏輯：邏輯0(0(低電平低電平) )有效有效低電平表示低電平表示“電路工電路工作，但無編碼輸入作，但無編碼輸入”集成集成3

14、 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148的真值表的真值表低電平表示低電平表示“電路工電路工作，且有編碼輸入作，且有編碼輸入”19由邏輯圖和功能表可知：由邏輯圖和功能表可知：ST(1) 為為選通輸入端選通輸入端，只有在，只有在 (即即ST=1時時)編碼器才能正常工作；而在編碼器才能正常工作；而在 (即即ST=0時時)所所有的輸出端均被封鎖在高電平。且此時，輸出有的輸出端均被封鎖在高電平。且此時，輸出0ST 1ST 2456712453456701 246346567()()()YIIIISTYI I II I IIISTYI I I II I II IIST(由功能表

15、第一行體現(xiàn)由功能表第一行體現(xiàn))。20(2) 為為選通輸出端選通輸出端，其表達(dá)式為：，其表達(dá)式為：SY01234567SYI I I I I I I IST 此式表明：只有當(dāng)所有的編碼輸入端均為高此式表明：只有當(dāng)所有的編碼輸入端均為高電平電平(即沒有編碼輸入即沒有編碼輸入)，且且 ST=1( )時，時， 才為低電平。才為低電平。 為低電平表示為低電平表示“電路工作，但電路工作，但無編碼輸入無編碼輸入”。(功能表第二行所示功能表第二行所示)。0ST SYSY21(3) 為為擴(kuò)展端擴(kuò)展端，用于擴(kuò)展編碼功能，其表達(dá)式為：，用于擴(kuò)展編碼功能，其表達(dá)式為： 此式表明：只要任何一個編碼輸入端有低電此式表明：

16、只要任何一個編碼輸入端有低電平信號輸入平信號輸入(即有編碼信號即有編碼信號)，且，且ST=1(即即 )， 即為低電平。所以，即為低電平。所以， 低電平輸出信號表示低電平輸出信號表示“電路工作，且有編碼輸入電路工作，且有編碼輸入”。(功能表第功能表第310行所示行所示)。0ST 01234567()EXYIIIIIIIISTEXYEXYEXY(4)在在 ，且有編碼輸入的工作狀態(tài)下，允，且有編碼輸入的工作狀態(tài)下，允許許 當(dāng)中同時有幾個輸入端低電平，且其當(dāng)中同時有幾個輸入端低電平，且其中中 優(yōu)先權(quán)最高，優(yōu)先權(quán)最高， 優(yōu)先權(quán)最低。優(yōu)先權(quán)最低。0ST 70 II7I0I22三、編碼器的功能擴(kuò)展三、編碼器

17、的功能擴(kuò)展(利用利用 YS 、YEX端端)試用兩片試用兩片4線線2線優(yōu)先編碼器，將線優(yōu)先編碼器，將A0A7 8個低電平輸入信號個低電平輸入信號編為編為000111 8個個3位二進(jìn)制代碼。其中位二進(jìn)制代碼。其中A7的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高，A0的的優(yōu)先權(quán)最低。優(yōu)先權(quán)最低。輸出原碼輸出原碼。1、連線圖、連線圖(1)片工作時：片工作時：(2)片不工作片不工作YS1=1S2=1YEX1=0(1)片輸入全片輸入全1不工作時：不工作時：(2)片工作片工作YS1=0S2=0YEX1=1I3I2I1I0Y1Y0SYSYEX1&Z2Z1Z0A7A6A5A4A3A2A1A0I3I2I1I0Y1Y0SYS

18、YEX(1)(2)可編出可編出 111、110、101、100可編出可編出 011、010、001、0002、工作原理工作原理此時，此時，此時，此時，Z2=1Z2=0擴(kuò)展原理？擴(kuò)展原理？23【例例】試用兩片試用兩片74LS148接成接成16線線-4線優(yōu)先編碼器，將線優(yōu)先編碼器，將 16個低電平輸入信號個低電平輸入信號 編為編為00001111 16個個4位二位二進(jìn)制代碼，其中進(jìn)制代碼，其中 的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高， 的優(yōu)先權(quán)最低。的優(yōu)先權(quán)最低。150 AA15A0A用兩片用兩片74LS148接接成的成的16線線4線優(yōu)先編碼線優(yōu)先編碼器邏輯圖器邏輯圖 均無信號時，才允許對均無信號時，才允許對

19、 輸入信號編碼。輸入信號編碼。7A0A15A8A2400101111111001 1 1 11 0 1(1)片處于編碼狀態(tài)片處于編碼狀態(tài),(2)片被封鎖。片被封鎖。251 1 1 1 1 1 1 110(2)片處于編碼狀態(tài)片處于編碼狀態(tài)111010010101 11 0 1 0 126B3B2B1B0思考思考2：如何用一片如何用一片74LS148實現(xiàn)實現(xiàn)8421-BCD碼優(yōu)先編碼器？碼優(yōu)先編碼器？A9=0, S=B3=1, B0=1;1001A9=1, A8=0, S=B3=1;1000A9= A8=1, S=0;B3=0,148正常工作。正常工作。27四、二十進(jìn)制編碼器四、二十進(jìn)制編碼器輸入

20、端輸入端10 個，輸出端個，輸出端4個，也稱個，也稱10線線4線編碼器。線編碼器。集成集成10線線-4線優(yōu)先編碼器線優(yōu)先編碼器輸入輸輸入輸出均低出均低電平有電平有效。效。28常用集成編碼器常用集成編碼器1、74LS1482、74LS147u二二十進(jìn)制優(yōu)先編碼器十進(jìn)制優(yōu)先編碼器u0編碼有效編碼有效u輸出輸出8421BCD反碼反碼u10線線4線線(實為實為9線線4線線)u沒有沒有 I0 端端:當(dāng)當(dāng)I9I1全為全為1時，輸出時，輸出0000的反碼的反碼11118線線3線優(yōu)先編碼器線優(yōu)先編碼器0編碼有效編碼有效輸出輸出3位二進(jìn)制反碼位二進(jìn)制反碼74LS148I7I6I5I4I3I2I1I0YEXY2Y

21、1Y0YSS74LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y3294.3.4 譯碼器譯碼器( Decoder) 把代碼狀態(tài)的特定含義翻譯出來的過程稱把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器譯碼器。 邏輯功能：將每個輸入的二進(jìn)制代碼對應(yīng)邏輯功能：將每個輸入的二進(jìn)制代碼對應(yīng)的輸出的輸出高、低電平信號。高、低電平信號。 譯碼是編碼的反操作。譯碼是編碼的反操作。 304.3.4 譯碼器譯碼器( Decoder) 二進(jìn)制譯碼器二進(jìn)制譯碼器(最小項譯碼器最小項譯碼器); (Binary Decoder); 二二十進(jìn)制譯碼器十進(jìn)制

22、譯碼器;(Binary-coded Decimal Decoder); 顯示譯碼器顯示譯碼器;(Display Decoder) 譯碼器的應(yīng)用。譯碼器的應(yīng)用。314.3.4 譯碼器譯碼器( Decoder)一、二進(jìn)制譯碼器一、二進(jìn)制譯碼器(最小項譯碼器最小項譯碼器) 輸入：一組二進(jìn)制代碼輸入：一組二進(jìn)制代碼 輸出：一組與輸入代碼一一對應(yīng)的高、低電平輸出：一組與輸入代碼一一對應(yīng)的高、低電平信號。信號。 2位二進(jìn)制譯碼器；位二進(jìn)制譯碼器； 3位二進(jìn)制譯碼器位二進(jìn)制譯碼器 (74LS138)；321) 真值表真值表3) 邏輯圖邏輯圖Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A

23、1A0=m2 S 端為控制端端為控制端(片選端、使能端片選端、使能端)當(dāng)當(dāng)S=0時，譯碼器工作；時，譯碼器工作；當(dāng)當(dāng)S=1時，譯碼器禁止，時，譯碼器禁止，所有的輸出端均為所有的輸出端均為0。輸入輸入輸輸 出出A1 A0Y3 Y2 Y1 Y0 1 0 0 01 1 0 10 0 0 10 1 0 00 0 1 01 0 0 02位二進(jìn)制譯碼器位二進(jìn)制譯碼器2) 輸出表達(dá)式輸出表達(dá)式A1A0111S&Y3&Y2&Y1&Y0334)邏輯符號邏輯符號(2線線4線譯碼器線譯碼器)輸出輸出0有效的有效的2線線4線譯碼器可用與非門構(gòu)成，線譯碼器可用與非門構(gòu)成，輸出輸出1有效有

24、效5)常用集成常用集成2線線4線譯碼器線譯碼器0m=01AA=1m2Y2m=3Y3m=01AA=74LS139： 雙雙2線線4線譯碼器線譯碼器輸出輸出0有效有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1輸出邏輯表達(dá)式輸出邏輯表達(dá)式343位二進(jìn)制譯碼器位二進(jìn)制譯碼器3位二進(jìn)制（位二進(jìn)制（3線線8線）譯碼器框圖如下所示：線）譯碼器框圖如下所示： 二進(jìn)制譯碼器可采用二極管與門陣列或三極管集二進(jìn)制譯碼器可采用二極管與門陣列或三極管集成門電路等構(gòu)成。成門電路等構(gòu)成。353位

25、二進(jìn)制譯碼器位二進(jìn)制譯碼器（1）二極管與門陣列譯碼器電路）二極管與門陣列譯碼器電路二極管與門陣列構(gòu)二極管與門陣列構(gòu)成的成的3 3位二進(jìn)制譯碼位二進(jìn)制譯碼器電路圖器電路圖1(3V)1(3V)0(0V)+5V363位二進(jìn)制譯碼器位二進(jìn)制譯碼器用二極管與門陣列構(gòu)成的譯碼器：用二極管與門陣列構(gòu)成的譯碼器：（2）三極管集成門譯碼器電路）三極管集成門譯碼器電路 中規(guī)模（中規(guī)模（MSI）集成電路通常采用三極管集成門）集成電路通常采用三極管集成門（如（如TTL）電路。）電路。 下面以下面以74LS138 3線線8線譯碼器為例來分析譯碼線譯碼器為例來分析譯碼器的工作原理：器的工作原理：優(yōu)點優(yōu)點：結(jié)構(gòu)簡單結(jié)構(gòu)簡單

26、缺點缺點： 1、電路的輸入電阻較低而輸出電阻較高；、電路的輸入電阻較低而輸出電阻較高； 2、輸出的高、低電平信號發(fā)生偏移（、輸出的高、低電平信號發(fā)生偏移（0.7V）因此，二極管門陣列譯碼器通常用于大規(guī)模因此，二極管門陣列譯碼器通常用于大規(guī)模(LSI)集成電路中集成電路中373線線8線譯碼器線譯碼器:74LS138邏輯符號邏輯符號 (輸出輸出0有效有效)：當(dāng)控制端當(dāng)控制端S1S2S3=100 時，譯碼器處工作狀態(tài)，時，譯碼器處工作狀態(tài)，它能將三位二進(jìn)制數(shù)的每個代碼分別譯成低電平。它能將三位二進(jìn)制數(shù)的每個代碼分別譯成低電平。譯碼器禁止時，所有輸出端都輸出無效電平譯碼器禁止時，所有輸出端都輸出無效電

27、平 (高電平高電平)。3874LS138功能表功能表39&1111111& 61G 42G A 52G B 01A 12 A 23 A 015Y 114Y 213Y 411Y 510Y 69Y 77Y 312Y3-8譯碼器譯碼器74xx138內(nèi)部邏輯圖內(nèi)部邏輯圖4074LS138各輸出函數(shù)表達(dá)式各輸出函數(shù)表達(dá)式最小項譯碼器最小項譯碼器1) 同理同理,四位二進(jìn)制譯碼器四位二進(jìn)制譯碼器為為4線線16線譯碼器。線譯碼器。2) 二進(jìn)制譯碼器就是二進(jìn)制譯碼器就是 n線線2n線譯碼器，即，線譯碼器，即，n變量全部變量全部最小項的譯碼器。最小項的譯碼器。41 邏輯功能：將輸入的邏輯功能：將輸

28、入的BCD碼的碼的10個代碼譯成個代碼譯成10個高、低電平輸出信號。它屬于碼制變換譯碼個高、低電平輸出信號。它屬于碼制變換譯碼器中的一種。器中的一種。 二、二十進(jìn)制譯碼二、二十進(jìn)制譯碼器器 4線線10線譯碼器線譯碼器74LS42是是 二十進(jìn)制譯碼二十進(jìn)制譯碼器的一個典型例子，它將所輸入的器的一個典型例子，它將所輸入的8421BCD碼二進(jìn)制代碼譯成十進(jìn)制代碼碼二進(jìn)制代碼譯成十進(jìn)制代碼09。?線線?線線 譯碼器譯碼器功能：將輸入的功能：將輸入的BCD碼譯成高、低電平輸出信號。碼譯成高、低電平輸出信號。4274LS42功能表功能表43圖圖3.3.8 74LS42邏輯電路圖邏輯電路圖012390123

29、80123701236012350123401233012320123101230AAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAY74LS42邏輯電路圖及各輸出表達(dá)式邏輯電路圖及各輸出表達(dá)式思考：如何實現(xiàn)思考：如何實現(xiàn)5421、2421、余、余3碼等碼等BCD碼的譯碼轉(zhuǎn)換？碼的譯碼轉(zhuǎn)換？44 邏輯功能：將數(shù)字邏輯功能：將數(shù)字(09)、文字、符號、文字、符號(AF)等的等的二進(jìn)制代碼翻譯并顯示出來的電路叫顯示譯碼器。二進(jìn)制代碼翻譯并顯示出來的電路叫顯示譯碼器。它包括它包括譯碼驅(qū)動電路譯碼驅(qū)動電路和和數(shù)碼顯示器數(shù)碼顯示器兩部分。兩部分。 三、顯示

30、譯碼器三、顯示譯碼器 按發(fā)光物質(zhì)分，數(shù)碼顯示器可以分為以下四種類型：按發(fā)光物質(zhì)分，數(shù)碼顯示器可以分為以下四種類型： 1)半導(dǎo)體顯示器，亦稱發(fā)光二極管半導(dǎo)體顯示器，亦稱發(fā)光二極管(LED)顯示器；顯示器； 2)熒光數(shù)字顯示器，如熒光數(shù)碼管、場效發(fā)光數(shù)字板等；熒光數(shù)字顯示器，如熒光數(shù)碼管、場效發(fā)光數(shù)字板等； 3)液晶數(shù)字顯示器，如液晶顯示器液晶數(shù)字顯示器，如液晶顯示器(LCD)、電泳顯示器等；、電泳顯示器等； 4)氣體放電顯示器，如輝光數(shù)碼管、等離子顯示板等。氣體放電顯示器，如輝光數(shù)碼管、等離子顯示板等。4546有機(jī)化合物液晶顯示器結(jié)構(gòu)及工作原理（動態(tài)散射效應(yīng)）有機(jī)化合物液晶顯示器結(jié)構(gòu)及工作原理（

31、動態(tài)散射效應(yīng)）缺點缺點: 亮度很差，響應(yīng)速度較低（亮度很差，響應(yīng)速度較低（10200ms）。）。優(yōu)點優(yōu)點: 功耗極小功耗極小 ，工作電壓很低（，工作電壓很低（1V）。）。2/1cmWP47數(shù)碼顯示實物圖數(shù)碼顯示實物圖48半導(dǎo)體數(shù)碼管（八段）外形圖及等效電路半導(dǎo)體數(shù)碼管（八段）外形圖及等效電路缺點缺點: 工作電流較大，每一段工作電流在工作電流較大，每一段工作電流在10mA左右。左右。優(yōu)點優(yōu)點: 工作電壓低、體積小、壽命長、可靠性高，響應(yīng)時工作電壓低、體積小、壽命長、可靠性高，響應(yīng)時 間短（間短（ ），亮度較高。），亮度較高。s1 . 049LEDLED的驅(qū)動電路的驅(qū)動電路 既可以用半導(dǎo)體三極管驅(qū)

32、動，也可以用既可以用半導(dǎo)體三極管驅(qū)動，也可以用TTL與非門驅(qū)動。與非門驅(qū)動。50顯示器件顯示器件： 常用的是常用的是七段顯示器件七段顯示器件abcdefg半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管51abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh52abcdefg510510 YaYaYbYbYgYga ab bg g510510 510510 發(fā)光二極管發(fā)光二極管Ya-Yg: Ya-Yg: 控制信號控制信號高電平時高電平時, ,對應(yīng)的對應(yīng)的LEDLED亮亮低電平時低電平時, ,對應(yīng)的對應(yīng)的LEDLED滅滅53abc

33、dfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e54 BCD七段顯示譯碼器七段顯示譯碼器A A3 3-A-A0 0: : 輸入數(shù)據(jù)輸入數(shù)據(jù)要設(shè)計的七段顯示譯碼器要設(shè)計的七段顯示譯碼器YaYaYbYbYcYcYdYdYeYeYfYfYgYg譯譯 碼碼 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg ga a55十進(jìn)制數(shù)十進(jìn)制數(shù) A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 顯示字形顯示字形 0

34、0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1

35、 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 60 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 56例：例：BCD七段字符譯碼顯示電路七段字符譯碼顯示電路7448驅(qū)動驅(qū)動BS201A（a）接線圖）接線圖 （b）七段顯示字型）七段顯示字型數(shù)碼顯示電路數(shù)碼顯示電路譯碼驅(qū)動電路

36、譯碼驅(qū)動電路57 A3A2A1A0000111100010101011111110100212023AAAAAAAaa a的卡諾圖的卡諾圖58 A3A2A1A000011110001110110111111010b的卡諾圖的卡諾圖 A3A2A1A000011110001110111111111001c的卡諾圖的卡諾圖01012AAAAAb012AAAc59 A3A2A1A000011110001010101011101011d的卡諾圖的卡諾圖 A3A2A1A000011110001010100011001011e的卡諾圖的卡諾圖012120102AAAAAAAAAd0102AAAAe60 A3

37、A2A1A000011110001110101111001001f的卡諾圖的卡諾圖 A3A2A1A000011110000110101111101011g的卡諾圖的卡諾圖0212013AAAAAAAf1212013AAAAAAAg61邏輯表達(dá)式邏輯表達(dá)式121201302120130102012120102012010120212023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa62邏輯圖邏輯圖a b c d e f g A3 A2 A1 A01111&63七段顯示譯碼器七段顯示譯碼器74LS4874LS48引腳排列圖引腳排列圖燈測

38、試輸入燈測試輸入滅零輸入滅零輸入滅燈輸入滅滅燈輸入滅零輸出零輸出0 0 0 6 7 . 9 0 00 0 0 6 7 . 9 0 06474LS48功能表功能表序序號號輸入輸入輸出輸出A3A2A1A0YaYbYcYdYeYfYg01100001111111011X00011011000021X001011101101141X111010001111151X111110000000LTRBIRBOBI /65RBIRBI和和RBORBO配合使用，可使多位數(shù)字顯示時的最高位配合使用，可使多位數(shù)字顯示時的最高位及小數(shù)點后最低位的及小數(shù)點后最低位的0 0不顯示不顯示 燈測試輸入信號燈測試輸入信號LT：

39、輸入，用以檢查數(shù)碼管的好壞。輸入，用以檢查數(shù)碼管的好壞。LT=0，七段全亮；，七段全亮；1，電路正常譯碼。，電路正常譯碼。 滅零輸入信號滅零輸入信號RBI：輸入，當(dāng)：輸入，當(dāng)RBI=0時，若輸入時，若輸入A3A2A1A0= 0000，則七段全滅，不顯示；若，則七段全滅，不顯示；若A3A2A1A00000，則照常，則照常 顯示。顯示。 滅零輸出信號滅零輸出信號RBO： 輸出，當(dāng)芯片本身處于滅零狀態(tài)輸出，當(dāng)芯片本身處于滅零狀態(tài)(即即RBI=0且且A3A2A1A0=0000)時，時，RBO=0，否則，否則RBO=1。6611有滅零控制的數(shù)碼顯示系統(tǒng)實例圖有滅零控制的數(shù)碼顯示系統(tǒng)實例圖RBIRBI和和

40、RBORBO配合使用，可使多位數(shù)字顯示時的最高位配合使用，可使多位數(shù)字顯示時的最高位及小數(shù)點后最低位的及小數(shù)點后最低位的0 0不顯示不顯示67 (1)在存儲器中的應(yīng)用在存儲器中的應(yīng)用 用作用作地址譯碼器地址譯碼器或或指令譯碼器指令譯碼器，譯碼器輸入地址，譯碼器輸入地址碼，輸出為存儲單元地址。如碼，輸出為存儲單元地址。如n位地址線可尋址位地址線可尋址2n 個個單元。單元。 (2)擴(kuò)展應(yīng)用擴(kuò)展應(yīng)用 在需進(jìn)行大容量譯碼時，可將芯片進(jìn)行擴(kuò)展。在需進(jìn)行大容量譯碼時，可將芯片進(jìn)行擴(kuò)展。 【例例】試用兩片試用兩片74LS138組成組成4線線16線譯碼器，線譯碼器，將輸入的將輸入的4位二進(jìn)制代碼位二進(jìn)制代碼 D3D2D1D0 譯成譯成16個獨立的個獨立的低電平信號低電平信號 。150 ZZ四、譯碼器的應(yīng)用四、譯碼器的應(yīng)用 68用兩片用兩片74LS138接成的接成的4線線16線譯碼器線譯碼器D3=0,片片I正常，片正常，片II被封鎖，將被封鎖，將D3D2D1D0譯成譯成Z0Z7D3=1,片片II正常，片正常，片I被封鎖，將被封鎖，將D3D2D1D0譯成譯成Z8Z15D1D0D2D3+5v69(1)片工作，片工作，(2)片禁止。若輸入片禁止。若輸入D3D2D1D0=0100時，時，譯碼器譯碼器_輸出輸出_ 。000(1)Z0Z7 = 11