常見工藝中各種器件的結(jié)構(gòu)

1、第2章 CMOS工藝中的器件結(jié)構(gòu)1. 引言本章是為非“電科”專業(yè)學(xué)生而寫。在“設(shè)計(jì)與制造分離”的背景下，集成電路設(shè)計(jì)者是在廠家提供的“開發(fā)套件”（PDK）的基礎(chǔ)上工作的，不需要從物理學(xué)開始學(xué)習(xí)器件的實(shí)現(xiàn)機(jī)理和制造細(xì)節(jié)。但為了學(xué)習(xí)版圖設(shè)計(jì)，需要了解典型器件的結(jié)構(gòu)。目前常見的集成電路工藝有以下幾種：標(biāo)準(zhǔn)CMOS，也稱邏輯CMOS工藝，是最基本的一種，一般只提供NMOS管和PMOS管兩種晶體管和少量的電阻、電容等器件，主要用于實(shí)現(xiàn)純粹的數(shù)字電路。混合信號(hào)CMOS工藝稍復(fù)雜一些，除基本MOS管外，至少還有一種襯底接地的PNP型晶體管和質(zhì)量較高的電阻和電容。混合信號(hào)CMOS工藝可以實(shí)現(xiàn)基于CMOS技術(shù)的

2、模擬電路。BiCMOS工藝比混合信號(hào)CMOS工藝還要復(fù)雜，其特征是支持垂直結(jié)構(gòu)的NPN管和橫向PNP管。BCD工藝更為復(fù)雜，除上述器件外，還要支持若干種高壓DMOS管。以下簡(jiǎn)單介紹常見器件的物理結(jié)構(gòu)，以便理解其版圖設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。2.集成電路工藝簡(jiǎn)介集成電路的制造過(guò)程與印刷技術(shù)比較相似，是一層一層地反復(fù)進(jìn)行的，每次都是擋住一部分，處理另一部分。每次處理之前，一般先生成一個(gè)絕緣的氧化層，使下面的東西與外界隔離。如果需要處理某些局部區(qū)域，就在該區(qū)域“刻掉”氧化層。實(shí)現(xiàn)的方法是首先在氧化層上涂一層光刻膠，在利用“掩摸板”進(jìn)行有選擇地光照。如果使用的是“正膠”，被光著過(guò)的部分在顯影后被去掉了，下面

3、的氧化層就暴露出來(lái)。這時(shí)再用酸“刻蝕”掉氧化層，就能對(duì)下面的區(qū)域進(jìn)行處理了。沒有被光照的部分，由于有光刻膠保護(hù)，氧化層不會(huì)被刻掉，下面的區(qū)域就與后續(xù)處理無(wú)關(guān)。對(duì)于集成電路設(shè)計(jì)者來(lái)說(shuō)，不必關(guān)心到底該用什么“膠”，什么酸，刻蝕多長(zhǎng)時(shí)間等技術(shù)細(xì)節(jié)問題，只要知道這種過(guò)程，并且知道每次處理都需要一個(gè)“掩摸板”就行。一個(gè)設(shè)計(jì)最終就是一套“掩模板”（也稱為光刻板、光罩等）?！把诿濉笔歉鶕?jù)版圖生成的，而版圖是一種計(jì)算機(jī)文件。版圖與“掩摸板”不完全等價(jià)，但具體如何生成也與設(shè)計(jì)者無(wú)關(guān)，設(shè)計(jì)者的任務(wù)就是提供版圖。圖1是CMOS工藝中“阱”的制造過(guò)程。圖1 阱的制造過(guò)程2. CMOS工藝中的一些重要概念（1） “阱

4、”的概念CMOS工藝中需要同時(shí)制作兩種晶體管，即NMOS管和PMOS管。NMOS管以P型硅為“體”，PMOS管以N型硅為“體”，要在一個(gè)硅片上制造兩種晶體管，就必須使某些局部的類型與硅片本身類型相反。這些“反類型區(qū)域”就是“阱”。CMOS工藝分為“單阱工藝”，“雙阱工藝”和“三阱工藝”等。在“單阱工藝”中，如果原始硅片（也稱襯底）是P型的，則阱就是必須是N型的。在P襯底N阱的單阱工藝中，NMOS管是直接做在襯底上的，使用這種工藝時(shí)，需要格外注意的是：任何NMOS管的“體”都必須接地，不能采用“體”和“源”相連但不接地的設(shè)計(jì)方法（例如圖2）。圖2（2） 有源區(qū)和場(chǎng)區(qū)在“阱”制作完后，硅片表面必須

5、做兩種不同的氧化處理，一部分有很厚的氧化層，稱為場(chǎng)區(qū)（FOX），另一部分則只有很薄的氧化層，成為有源區(qū)（Active）或薄氧區(qū)（見圖3）。圖3 有源區(qū)和場(chǎng)氧區(qū)FOX的作用主要是用來(lái)隔離器件，其下面通常有溝道停止注入層。FOX區(qū)的氧化層很厚，無(wú)法刻蝕透，多晶硅在FOX走，只要不是電壓過(guò)高，不會(huì)產(chǎn)生溝道。有源區(qū)的氧化層很薄，容易刻蝕。多晶硅在有源區(qū)上方時(shí)，有較低的電壓就會(huì)產(chǎn)生溝道。晶體管的“閾值電壓”與耐壓能力與薄氧化層厚度有很大的關(guān)系，一般特征尺寸越小的工藝，有源區(qū)的氧化層越薄。MOS管必須做在有源區(qū)，半導(dǎo)體材料需要與金屬連接的部分也必須在有源區(qū)，例如襯底接地或N阱與電源連接的部分，都必須在有源

6、區(qū)。低摻雜的襯底或阱要與金屬連接還必須經(jīng)過(guò)P+或N+材料，這種連接方法稱為歐姆接觸。（3） NMOS管和PMOS管基本的“單阱”CMOS工藝中的NMOS管是直接做在襯底上的，版圖和剖面圖見圖4。圖4 NMOS管版圖和剖面圖圖5 PMOS管（3）電阻和電容3. 復(fù)雜工藝中的器件（1）CSMC0.5umBCD工藝中的NMOS管。BCD工藝支持雙極、CMOS和DMOS器件，是目前最復(fù)雜的工藝。這種工藝有多個(gè)阱，器件都是做在阱里。普通NMOS做在P阱里。ST3000中的5VNMOS管版圖和剖面圖（2）CSMC0.5umBCD工藝中的PMOS管。PMOS管制作在N阱里，N阱下面有“埋層”?！奥駥印逼鸶綦x

7、作用，可減少襯底電流。ST300中的5VPMOS管版圖和剖面圖（4） 非對(duì)稱高壓MOS管源區(qū)（左）與漏區(qū)不能互換。漏的N+要經(jīng)過(guò)N-過(guò)渡，提高耐壓能力。下面的“埋層”起隔離作用?！奥駥印彪娮璧?，高壓到達(dá)低部時(shí)，被“埋層”短路，避免電流流向襯底其它部分。ST3000中的非對(duì)稱20V耐壓NMOS管（4）垂直NPN管一種BiCMOS工藝中的垂直NPN晶體管（5）華虹NEC的0.35umBCD工藝的隔離PMOS管華虹NEC工藝中的隔離低壓PMOS管（6）NEC的非對(duì)稱高壓MOS管華虹NEC工藝中的非對(duì)稱高壓NMOS管4.版圖設(shè)計(jì)規(guī)則版圖設(shè)計(jì)規(guī)則是為了保證具有功能的結(jié)構(gòu)能被可靠制造的一系列尺寸約束。“一般而言，設(shè)計(jì)規(guī)則都是在電路性能與成品率之間的折衷”。設(shè)計(jì)規(guī)則越保守，電路可靠工作的可能性越大。規(guī)則越靈活，電路性能改進(jìn)機(jī)會(huì)越大，但要以降低成品率為代價(jià)。為便于閱讀生產(chǎn)廠家提供的技術(shù)文件，最好了解各種規(guī)則的英文定義。以下是CSMC工藝中使用的5種尺寸約束的定義。WIDTH：