用CMOS傳輸門和CMOS非門設(shè)計(jì)邊沿D觸發(fā)器

1、數(shù)字電子技術(shù)研究性學(xué)習(xí)用CMOS傳輸門和CMOS非門設(shè)計(jì)邊沿D觸發(fā)器 姓 名： 賈嵐婷 學(xué) 號： 13211153 班 級： 通信1307 指導(dǎo)老師： 侯建軍 時(shí) 間： 2015年12月1日目錄摘要3關(guān)鍵字3正文31 電路結(jié)構(gòu)圖及其原理311傳輸門312 與非門313 D觸發(fā)器電路42 電路工作原理仿真53 特征方程、特征表、激勵(lì)表與狀態(tài)圖531特征方程532 特征表533 激勵(lì)表634 狀態(tài)圖64 激勵(lì)信號D的保持時(shí)間和時(shí)鐘CP的最大頻率65 設(shè)計(jì)的D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器851 D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器852 D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器96基于CMOS的D觸發(fā)器芯片與基于TTL的D觸

2、發(fā)器芯片外特性比較分析117 CMOS D觸發(fā)器的應(yīng)用CD4013觸摸開關(guān)138 總結(jié)14 81 總結(jié)1482 感想14參考文獻(xiàn)15摘要：本文主要研究了用CMOS傳輸門和CMOS非門設(shè)計(jì)邊沿D觸發(fā)器。首先分析CMOS傳輸門和CMOS與非門原理；然后設(shè)計(jì)出CMOS傳輸門和CMOS非門設(shè)計(jì)邊沿D觸發(fā)器；闡述電路工作原理；寫出特征方程，畫出特征表，激勵(lì)表與狀態(tài)圖；計(jì)算出激勵(lì)信號D的保持時(shí)間和時(shí)鐘CP的最大頻率；將設(shè)計(jì)的D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器，最后對CMOS構(gòu)成的D觸發(fā)器進(jìn)行辨證分析。關(guān)鍵詞：CMOS傳輸門；CMOS非門；邊沿D觸發(fā)器； 1. 結(jié)構(gòu)圖以及功能1.1 CMOS傳輸門 圖1傳輸

3、門的結(jié)構(gòu)圖原理： 所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關(guān)。CMOS傳輸門由一個(gè)P溝道和一個(gè)N溝道增強(qiáng)型MOS管并聯(lián)而成，如上圖所示。設(shè)它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為0V到+5V。為使襯底與漏源極之間的PN結(jié)任何時(shí)刻都不致正偏，故T2的襯底接+5V電壓，而T1的襯底接地。傳輸門的工作情況如下：當(dāng)C端接低電壓0V時(shí)T1的柵壓即為0V，vI取0V到+5V范圍內(nèi)的任意值時(shí)，TN均不導(dǎo)通。同時(shí),TP的柵壓為+5V，TP亦不導(dǎo)通。可見，當(dāng)C端接低電壓時(shí)，開關(guān)是斷開的。為使開關(guān)接通，可將C端接高電壓+5V。此時(shí)T1的柵壓為+5V，vI在0V到+3V的范圍內(nèi)，TN導(dǎo)通。同時(shí)T

4、2的棚壓為-5V，vI在2V到+5V的范圍內(nèi)T2將導(dǎo)通。由上分析可知，當(dāng)vI+3V時(shí)，僅有T1導(dǎo)通，而當(dāng)vI+3V時(shí)，僅有T2導(dǎo)通當(dāng)vI在2V到+3V的范圍內(nèi)，T1和T2兩管均導(dǎo)通。進(jìn)一步分析還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運(yùn)行，可近似地認(rèn)為開關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS傳輸出門的優(yōu)點(diǎn)。1.2 CMOS與非門圖2與非門的結(jié)構(gòu)圖原理：CMOS與非門的組成如上圖所示，其工作原理如下： A=0，B=0時(shí)，T1、T2并聯(lián)（ON），T3、T4串聯(lián)（OFF），輸出Y=1。 A=0，B=1時(shí)，T1（

5、OFF），T2（ON），T4（ON），T3（OFF），輸出Y=1。 A=1，B=0時(shí)，T1（ON），T2（OFF），T3（ON），T4（OFF），輸出Y=1。 A=1，B=1時(shí)，T1、T2并聯(lián)（OFF），T3、T4串聯(lián)（ON），輸出Y=0。因此構(gòu)成與非的關(guān)系。1.3 總體電路 圖3 D觸發(fā)器結(jié)構(gòu)圖原理： 當(dāng)CP的上升沿到達(dá)(即CP跳變?yōu)?,CP下降為0)時(shí),TG1截止,TG2導(dǎo)通,切斷了D信號的輸入,由于G1的輸入電容存儲效應(yīng),G1輸入端電壓不會立即消失,于是Q、Q在TG1截止前的狀態(tài)被保存下來;同時(shí)由于TG3導(dǎo)通、TG4截止,主觸發(fā)器的狀態(tài)通過TG3和G3送到了輸出端,使Q=Q=D(CP上升

6、沿到達(dá)時(shí)D的狀態(tài)),而Q=Q=D。在CP=1,CP=0期間,Q=Q=D,Q=Q=D的狀態(tài)一直不會改變,直到CP下降沿到達(dá)時(shí)(即CP跳變?yōu)?,CP跳變?yōu)?),TG2、TG3又截止,TG1、TG4又導(dǎo)通,主觸發(fā)器又開始接收D端新數(shù)據(jù),從觸發(fā)器維持已轉(zhuǎn)換后的狀態(tài)。可見,這種觸發(fā)器的動作特點(diǎn)是輸出端的狀態(tài)轉(zhuǎn)換發(fā)生在CP的上升沿,而且觸發(fā)器所保持的狀態(tài)僅僅取決于CP上升沿到達(dá)時(shí)的輸入狀態(tài)。正因?yàn)橛|發(fā)器輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CP的上升沿(即CP的上升沿),所以這是一個(gè)CP上升沿觸發(fā)的邊沿觸發(fā)器,CP上升沿為有效觸發(fā)沿,或稱CP上升沿為有效沿(下降沿為無效沿)。若將四個(gè)傳輸門的控制信號CP和CP極性都換成相

7、反的狀態(tài),則CP下降沿為有效沿,而上升沿為無效沿。2. CMOS構(gòu)成的D觸發(fā)器工作原理仿真圖4 仿真原理圖圖5 仿真圖3. 寫出特征方程，畫出特征表，激勵(lì)表與狀態(tài)圖3.1特征方程=D3.2特征表 表1 特征表CPDX X01013.3激勵(lì)表 表2 激勵(lì)表QnQn+1D000111001113.4狀態(tài)轉(zhuǎn)換圖 圖6 D觸發(fā)器狀態(tài)轉(zhuǎn)換圖4激勵(lì)信號D的保持時(shí)間和時(shí)鐘CP的最大頻率概念：平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間是表示門電路開關(guān)速度的參數(shù)，它是指門電路在輸入脈沖波形的作用下，輸出波形相對于輸入波形延遲了多少時(shí)間。 圖7 門電路傳輸延遲時(shí)間導(dǎo)通延遲時(shí)間tPHL ：輸入波形上升沿的50%幅值處到輸出波

8、形下降沿50% 幅值處所需要的時(shí)間。截止延遲時(shí)間tPLH：從輸入波形下降沿50% 幅值處到輸出波形上升沿50% 幅值處所需要的時(shí)間。平均傳輸延遲時(shí)間tpd：四個(gè)傳輸門（TG）具有傳輸延遲（tpd），五個(gè)反相器（G）也具有傳輸延遲（tpd1），并且傳輸門（TG）在導(dǎo)通和截止轉(zhuǎn)換時(shí)會存在延遲（tpd2）。當(dāng)CP=1時(shí),TG1導(dǎo)通,TG2截止,D端輸入信號送人主觸發(fā)器中,使Q2=,Q3=D,但這時(shí)主觸發(fā)器尚未形成反饋連接,不能自行保持。Q2、Q3跟隨輸入端D端的狀態(tài)變化;由于TG1和G1存在傳輸延遲設(shè)二者總的延遲時(shí)間為Tsu，如果D在CP由1跳變?yōu)?前小于Tsu時(shí)間內(nèi)發(fā)生跳變，則跳變后的信號由于在傳

9、輸過程中的延時(shí)Tsu無法在CP跳變前傳送到Q2，而此時(shí)CP跳變完成，TG3導(dǎo)通TG4截止，Q2的狀態(tài)會通過TG3傳送到從觸發(fā)器中（Q4），從而通過G3傳到了輸出端。這時(shí)，由于TG1已經(jīng)截止，而且跳變沒有傳送到Q2，所以也不會有電容電壓保持，所以就會衰弱消失，也阻止了其進(jìn)入TG3干擾輸出端的可能。所以，輸入信號D只有在CP跳變之前>Tsu的時(shí)間里準(zhǔn)備好,觸發(fā)器才能將數(shù)據(jù)鎖存到Q輸出端口，Tus也就是所說的能夠保證信號的建立時(shí)間由于傳輸門TG由具有延時(shí)效應(yīng)的MOS管和負(fù)載電容CL構(gòu)成，所以在導(dǎo)通和截止時(shí)會存在延時(shí)tpd2。設(shè)tpd2為狀態(tài)轉(zhuǎn)換延遲,T2為信號傳輸延遲。將兩者進(jìn)行比較，得出兩種

10、情況:（1）當(dāng)T2>tpd2時(shí)，不需有維持信號時(shí)間。分析：我們不妨以極限的思想討論，tpd無限小，T2正常延遲數(shù)量級。此時(shí)TG門相當(dāng)于理想開關(guān)，當(dāng)時(shí)鐘下降沿時(shí)瞬間關(guān)閉。因此此后的輸入端D的狀態(tài)變化不可能傳到Q1，更不可能影響到后續(xù)的信號傳輸。（2）當(dāng)T2<tpd2時(shí)，信號輸入維持時(shí)間為：tpd2-T2.分析：當(dāng)信號輸入端D在CP由1跳變?yōu)?后，如果在某個(gè)時(shí)間（此時(shí)暫不限定具體時(shí)間段）經(jīng)過TG1傳入到Q1后，會通過G1門傳送到Q2或者反饋電路Q1-TG2-G2-Q2（此時(shí)TG2可能會已經(jīng)導(dǎo)通，具體情況后續(xù)會詳細(xì)分析）傳送到Q2，進(jìn)而影響到Q3和輸出端的狀態(tài)，使之出現(xiàn)振蕩?，F(xiàn)在我們討論

11、能使D得突變信號干擾到輸出端的具體時(shí)間段數(shù)值。由于狀態(tài)轉(zhuǎn)換延遲時(shí)間為tpd2，傳輸時(shí)間為T2，只需在D跳變信號沒有在TG1開關(guān)截止前傳輸?shù)絈1即可，也就是說，D跳變信號如果在TG1確定截止后仍沒傳送到Q1，就不會對后續(xù)信號造成影響。那么需要的保持時(shí)間T=tpd2-T2。進(jìn)一步解釋就是，如果信號D在CP下降沿后T的時(shí)間段內(nèi)發(fā)生了跳變，那么跳變的信號就會干擾到后面的信號。 圖8 D觸發(fā)器波形圖1.信號D保持時(shí)間CP=0時(shí)，信號D經(jīng)過TG1和一個(gè)非門到達(dá)TG3的輸入端，需要兩個(gè)延遲時(shí)間，即2tpd，同時(shí)經(jīng)過一個(gè)非門到達(dá)TG2又需一個(gè)延時(shí)時(shí)間，即1tpd，因而信號D的保持時(shí)間thold = 2tpd

12、+ tpd = 3tpd 。2.CP頻率要求當(dāng)CP從0變?yōu)?的上升沿時(shí)刻，TG3和TG2導(dǎo)通。此時(shí)觸發(fā)器1將輸入信號D保存下來，并且經(jīng)過兩個(gè)延時(shí)時(shí)間，即2tpd，信號D經(jīng)過TG3和非門到達(dá)輸出端，tout = 2tpd 。由信號D的保持時(shí)間和輸出時(shí)延可得，時(shí)鐘CP的高低電平保持時(shí)間須分別滿足以下條件：tCPL thold = 3tpdtCPH tout = 3tpd則：TCP = tCPL + tCPH 6tpdfCP 1 / 6tpd5.將設(shè)計(jì)的D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器5.1 D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器D觸發(fā)器的狀態(tài)方程是：Q*=D；jk觸發(fā)器的狀態(tài)方程是：Q*=JQ'+K&

13、#39;Q。讓兩式相等可得：D=JQ'+K'Q。用門電路實(shí)現(xiàn)上述函數(shù)即可轉(zhuǎn)換成為jk觸發(fā)器 圖9 D觸發(fā)器轉(zhuǎn)換JK觸發(fā)器電路圖5.2 D觸發(fā)器轉(zhuǎn)成T觸發(fā)器 圖10 D觸發(fā)器轉(zhuǎn)換稱T觸發(fā)器電路圖6 CMOS構(gòu)成的D觸發(fā)器與TTL構(gòu)成的D觸發(fā)器比較常用的TTL型雙D觸發(fā)器74LS74引腳功能如圖8所示，CMOS型雙D觸發(fā)器CC4013引腳功能如圖9所示。 圖8 74LS74引腳功能圖9 CD4013引腳功能74LS47和74HC47都是雙D觸發(fā)器，其功能比較的多，可用作寄存器，移位寄存器，振蕩器，單穩(wěn)態(tài)，分頻計(jì)數(shù)器等功能。 不同的是74LS74是由TTL門電路構(gòu)成而74HC74是由

14、CMOS門電路構(gòu)成，下面我將分析比較兩塊芯片的功能。下面以TTL電路:74LS74芯片和CMOS電路:74HC74芯片為例,討論TTL以及CMOS電路的特點(diǎn),進(jìn)而分析好壞。為了比較方便，參數(shù)均采用額定參數(shù).具體參數(shù)見表3所示. 表 3 74LS74, 74HC74部分參數(shù)對照表74LS7474HC74功耗P（mw）20.004傳輸延遲Tpd(ns) 19ns17 nsTplh(ns)1320Tphl(ns)25 20Tsu(ns)2016 Th(ns)53.0 TA()0-70-4085二者比較分析：1.靜態(tài)功耗CMOS集成電路采用場效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時(shí)兩個(gè)串聯(lián)的場效應(yīng)管總是處于一個(gè)

15、管導(dǎo)通另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。根據(jù)上表的數(shù)據(jù)可知，74HC74芯片的靜態(tài)功耗為0.004mw。同時(shí)74LS74芯片通過提高電路中個(gè)電阻的阻值，改變電阻的連接方向，降低了功耗。通過上表參數(shù)可知，74LS74的功耗為20mw。兩者相比較，雖然功耗都非常低，接近于0，但是CMOS集成電路74HC74芯片的靜態(tài)功耗更低，兩個(gè)相差四個(gè)數(shù)量級。2.工作電壓范圍CMOS集成電路供電簡單，供電電源體積小，基本上不需穩(wěn)壓。由上表可知,74HC74芯片的供電電源范圍為2-6V,遠(yuǎn)遠(yuǎn)大于74LS74芯片的供電電源范圍4.75-5.35V。3.

16、邏輯擺幅CMOS集成電路的邏輯高電平"1"、邏輯低電平"0"分別接近于電源高電位VDD及電源低電位VSS。由上表可知，輸出電壓Uout為 0.5 -VCC + 0.5,當(dāng)VDD=6V，VSS=0V時(shí)，輸出邏輯擺幅近似7V。而74LS74芯片的輸出電壓擺幅為(3.5-0.35)V=3.15V。因此，CMOS集成電路74HC74芯片的邏輯擺幅比TTL集成電路的74LS74大，似的電源電壓得到了充分的利用。4.抗干擾能力CMOS的高低電平之間相差比較大、抗干擾性強(qiáng)，TTL則相差小，抗干擾能力差。根據(jù)上表中的參數(shù)可知,74HC74芯片的高低電平差距為7V,74L

17、S74芯片的高低電平差距為3.15V.所以可知74HC74芯片的抗干擾能力更強(qiáng).根據(jù)上表的參數(shù)無法計(jì)算出電壓噪聲容限,所以只能利用典型值進(jìn)行定性分析.CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。對于VDD=15V的供電電壓（當(dāng)VSS=0V時(shí)），電路將有7V左右的噪聲容限.5.扇出系數(shù)扇出能力是用電路輸出端所能帶動的輸入端數(shù)來表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來驅(qū)動同類型，如不考慮速度，一般可以驅(qū)動50個(gè)以上的輸入端.通常門的驅(qū)動能

18、力由前級門輸出的高低電平，輸出的驅(qū)動電流及后級門的輸入電流等參數(shù)決定。當(dāng)兩個(gè)電路驅(qū)動同類型的電路時(shí)，CMOS電路的驅(qū)動能力比TTL電路強(qiáng)得多。但是，靜態(tài)情況下估算出的CMOS門扇出系數(shù)往往很大，實(shí)際使用時(shí)考慮到門電路的輸入電容等因素的影響，電路中的充、放電將直接影響到信號的傳輸速度。因此，在信號的頻率較高時(shí)，CMOS電路的扇出系數(shù)一般取1020左右。用CMOS驅(qū)動CMOS門時(shí)通常不考慮扇出系數(shù)。用CMOS直接驅(qū)動TTL門肘，通常一個(gè)只能驅(qū)動一個(gè)。6.集成度，溫度穩(wěn)定性能由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，所以集成度可大大提高。而且，CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對稱性，在溫度環(huán)

19、境發(fā)生變化時(shí)，某些參數(shù)能起到自動補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。由上表可知74HC74的工作溫度范圍為-4085，而74LS74的工作溫度范圍是0-70。因此，CMOS集成電路74HC74芯片的溫度穩(wěn)定性能相比于CMOS集成電路74HC74芯片更好，同時(shí)集成度也更高。        7.傳輸時(shí)間根據(jù)上表的參數(shù)可知，CMOS集成電路74HC74芯片的傳輸延遲時(shí)間為17 ns，TTL集成電路的74LS74芯片的延遲時(shí)間為19ns，兩者傳輸延遲時(shí)間同一數(shù)量級，大小幾乎相等，傳輸時(shí)間都很短，傳輸速度快。TTL電路以雙

20、極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進(jìn)行電傳導(dǎo)的器件。它具有速度高（開關(guān)速度快）、驅(qū)動能力強(qiáng)等優(yōu)點(diǎn)，但其功耗較大，集成度相對較低。TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進(jìn)行電傳導(dǎo)的器件。它具有速度高（開關(guān)速度快）、驅(qū)動能力強(qiáng)等優(yōu)點(diǎn)，但其功耗較大，集成度相對較低。MOS電路又稱場效應(yīng)集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集成電路中只利用一種極性的載流子（電子或空穴）進(jìn)行電傳導(dǎo)。它的主要優(yōu)點(diǎn)是輸入阻抗高、功耗低、抗干擾能力強(qiáng)且適合大規(guī)模集成。CMOS與T

21、TL電路相互比較：1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。 2）TTL電路的速度快，傳輸延遲時(shí)間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時(shí)間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。 3）由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對稱性，在溫度環(huán)境發(fā)生變化時(shí)，某些參數(shù)能起到自動補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 +125；塑料封裝的電路工作溫度范圍為-45 +85。4) CMOS電

22、路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應(yīng)開路，接到地或者電源上。CMOS電路的優(yōu)點(diǎn)是噪聲容限較寬，靜態(tài)功耗很小。 7.CMOS D觸發(fā)器的應(yīng)用CD4013觸摸開關(guān)M為觸摸電極片，手指摸一下M，使人體泄漏的交流電在R4上的壓降，其正半周信號進(jìn)入IC1的第3腳即單穩(wěn)態(tài)電路的CP端，使單穩(wěn)態(tài)電路反轉(zhuǎn)進(jìn)入瞬時(shí)，其輸出端Q即1腳由原來的低電位跳變?yōu)楦唠娢唬烁唠娢唤?jīng)R1向C2充電，使4腳即R1端的電位上升，當(dāng)上升到復(fù)位電位時(shí)，單穩(wěn)態(tài)電路復(fù)位，1腳恢復(fù)低電位。所以每觸摸一次電極片M，1腳就輸出一個(gè)固定寬度的正脈波。此正脈波將直接加到11腳即雙穩(wěn)態(tài)電路的CP端，使雙穩(wěn)態(tài)電路

23、反轉(zhuǎn)一次，其輸出端Q即13腳電位就改變一次。當(dāng)13腳為高電位時(shí)，Q1的基極透過R2獲得正向電流而開通，使繼電器動作，進(jìn)而以它的接點(diǎn)來做控制。由此可見，每觸摸一次電極片M，就能實(shí)現(xiàn)繼電器“開”或“關(guān)”的動作。圖10 CD4013觸摸開關(guān)電路原理圖8.總結(jié)總結(jié)：在撰寫數(shù)電研討論文的過程，學(xué)生逐字推敲，精益求精，力求使整個(gè)論文思路清晰，文筆簡潔，格式正確，講解透徹而不累贅，希望通過這篇論文對自己的數(shù)電研討成果做一個(gè)階段性的總結(jié)，同時(shí)加深自己對相關(guān)知識的理解。在撰寫這篇研討時(shí)，我查閱很多資料，對D觸發(fā)器進(jìn)行了充分的原理，對書本上有關(guān)CMOS電路和TTL電路進(jìn)行了復(fù)習(xí)。與此同時(shí)，我瀏覽了很多課外文獻(xiàn)，發(fā)

24、現(xiàn)了一片更廣闊的天空，閱讀大家的思想可以讓自己有巨大的收獲！通篇來看，本文：1.注重理論知識與實(shí)際的聯(lián)系。在研究D觸發(fā)器理論的同時(shí)，對實(shí)際芯片74HC74與74LS74相比較，從功耗、抗干擾能力等方面進(jìn)行對比分析，既在理論方面上對D觸發(fā)器進(jìn)行了掌握，也在實(shí)際方面對D觸發(fā)器的應(yīng)用有了些許了解。 2.注重哲學(xué)思想（從局部到整體，再從整體到局部，辨證思想）的運(yùn)用。哲學(xué)是知識中的知識，首先應(yīng)用局部到整體的思想，分析構(gòu)成D觸發(fā)器的門電路:傳輸門和與非門，再從整體到局部分析其性能。緊接著用辯證的思想對74HC74和74LS74進(jìn)行分析，分析其優(yōu)缺點(diǎn)。3. 注意對軟件的應(yīng)用。在撰寫這篇論文時(shí)，我用multisim進(jìn)