基于SOC的位流水線CPU設(shè)計文獻綜述

1、基于SOC的16位流水線結(jié)構(gòu)CPU設(shè)計文獻綜述專業(yè):電子科學(xué)與技術(shù) 班級:10級2班 姓名:樊奇峰 指導(dǎo)老師：陳亮亮1. 前言隨著微電子技術(shù)的發(fā)展，集成電路現(xiàn)在已經(jīng)實現(xiàn)了單芯片電子系統(tǒng)。由于性價比高的特點，SOC已慢慢稱為嵌入式系統(tǒng)發(fā)展的主流方向，而CPU是SOC系統(tǒng)中最關(guān)鍵、最復(fù)雜、最重要的部件2。CPU從最初在國外發(fā)展開始已經(jīng)有30多年的歷史，國外通用CPU的設(shè)計與生產(chǎn)技術(shù)已經(jīng)非常嫻熟2。而對嵌入式CPU來說，業(yè)界充滿了創(chuàng)新與競爭，研究、掌握嵌入式CPU設(shè)計的最核心的技術(shù)，積極開發(fā)更具自主知識產(chǎn)權(quán)的商用嵌入式高效CPU，能夠促進我國在微處理器設(shè)計領(lǐng)域趕超國際先進水平2；有自主知識產(chǎn)權(quán)的高性

2、能CPU研發(fā)是一個國家科技創(chuàng)新能力的象征，將對我國的信息業(yè)發(fā)展產(chǎn)生深遠影響2。這是基于這個原因，本人在深入了解CPU的工作原理和設(shè)計方法的基礎(chǔ)上，設(shè)計了CPU的整體結(jié)構(gòu)并劃分具體模塊進行設(shè)計，最于完成該款基于SOC的16位流水線結(jié)構(gòu)CPU2?；赟OC的16位流水線結(jié)構(gòu)CPU，其基礎(chǔ)就是流水線結(jié)構(gòu)2。在現(xiàn)代微處理器、數(shù)字信號處理器、高速數(shù)字系統(tǒng)等設(shè)計中，幾乎都離不開流水線技術(shù)。所謂流水線，就是將一個較復(fù)雜的處理過程分成m若干個處理時間大致相等、復(fù)雜程度相當?shù)淖舆^程，而每個子過程由一個獨立的功能部件來完成，處理對象在各子過程連成的線路上連續(xù)流動。在同一時間，m個部件同時進行不同的操作，完成對不同

3、對象的處理2。這里介紹的基于SOC技術(shù)設(shè)計的16位流水線結(jié)構(gòu)CPU，具有很大的實用價值，而且由FPGA構(gòu)成實驗系統(tǒng)后，可以很容易ASIC大型集成芯片來完成，性價比很高，處理速度快2 2。其流水線結(jié)構(gòu)是：將復(fù)雜的電路設(shè)計成五級流水線通路，分別是IF取指段、ID譯碼段、EX執(zhí)行段、MEM訪存段、WB寫回段，分別由五個功能部件來完成，針對流水過程中發(fā)生的沖突以及相關(guān)，設(shè)計了一些相應(yīng)的功能部件協(xié)調(diào)CPU的有效運作2。2. 設(shè)計原理及實現(xiàn)2.1整體設(shè)計原理本設(shè)計采用的是自頂而下的設(shè)計方法，利用功能分割手段把系統(tǒng)從上到下劃分為外部數(shù)據(jù)輸入、FPGA、液晶顯示三個部分，然后FPGA再細分為16位流水線結(jié)構(gòu)C

4、PU內(nèi)核、內(nèi)部RAM、內(nèi)部程序ROM和液晶顯示控制等單元，然后16位流水線結(jié)構(gòu)CPU內(nèi)核又可以劃分為IF取指令模塊、ID指令譯碼模塊、EX指令執(zhí)行模塊、MEM訪存模塊、WB寫回模塊、Forward旁路模塊、控制器模塊、控制相關(guān)檢測模塊2 。流水線CPU的結(jié)構(gòu)如圖1所示。 取值階段 譯碼階段 執(zhí)行階段 訪存階段 寫回階段圖1 流水線CPU的結(jié)構(gòu)2.2 IF取指階段 取指令階段的主要功能是：從程序計數(shù)器PC所指的地址取出指令，然后將指令送到該階段的流水線寄存器中，在計算程序計數(shù)器PC的下一個值。具體操作為：（1）當程序順序執(zhí)行的時，程序計數(shù)器PC的值自動加一；（2）當有中斷調(diào)用指令時，PC所指的地

5、址將轉(zhuǎn)換為中斷所指向的地址；（3）當有中斷返回指令時，PC所指的地址將轉(zhuǎn)換為中斷現(xiàn)場保留的地址；（4）當有分支或跳轉(zhuǎn)指令時，PC所指的地址將轉(zhuǎn)換為分支或跳轉(zhuǎn)的地址；（5）當出現(xiàn)異常處理時，PC所指的地址將轉(zhuǎn)換為異常處理的地址；（6）當發(fā)生控制相關(guān)時，該階段向譯碼段發(fā)送空指令。 2.3 ID指令譯碼階段譯碼階段的主要功能是將IF段送來的指令分為數(shù)據(jù)域和控制域，數(shù)據(jù)域指向ID段，解析出指向寄存器文件的寄存器編碼；控制域則執(zhí)行控制域的譯碼；將指令數(shù)據(jù)域中的8位或6位立即數(shù)字段進行符號位擴展得到16位操作數(shù)；當程序發(fā)生分支時，將分支地址回傳給IF段。2.4 EXE執(zhí)行階段執(zhí)行階段的主要功能是將譯碼段寄

6、存器文件輸出的數(shù)據(jù)送到ALU中進行各種算術(shù)、邏輯運算以及計算地址，將結(jié)果存入臨時寄存器當中。 2.5 MEM訪存階段及WB寫回階段MEM訪存階段的主要功能是對數(shù)據(jù)存儲器進行訪問，WB寫回階段的主要功能是對alu輸出的結(jié)果、輸入結(jié)果以及訪存結(jié)果進行選擇后回寫到ID指令譯碼段，如圖2所示。 圖2 訪存、寫回階段結(jié)構(gòu)圖2.6 Forward 旁路模塊（數(shù)據(jù)前推控制模塊）Forward 旁路模塊的主要功能是檢測流水線工作過程中產(chǎn)生的數(shù)據(jù)相關(guān)，并將相應(yīng)的數(shù)據(jù)前推到ID指令譯碼段。當數(shù)據(jù)在流水過程中發(fā)生數(shù)據(jù)相關(guān)時，在控制信號的協(xié)調(diào)下通過旁路模塊打開選擇器的相應(yīng)通道，使得指令譯碼階段的指令可以得到相應(yīng)的數(shù)據(jù)

7、，從而避免了流水線阻塞和數(shù)據(jù)相關(guān)引發(fā)的斷流。Forward 旁路模塊也是數(shù)據(jù)前推控制模塊，直接將流水線的EX執(zhí)行段、MEM訪存段以及WB寫回段產(chǎn)生的數(shù)據(jù)、條件送到執(zhí)行段的數(shù)據(jù)輸入端。相關(guān)指兩條指令之間存在某種依賴關(guān)系。在流水線中，如果兩條指令相關(guān)，那么它們就有可能不能重疊執(zhí)行或者只能部分重疊執(zhí)行。2.7控制相關(guān)檢測模塊（hazard） 控制相關(guān)檢測模塊（hazard）的主要功能就是檢測和對比每一條從指令存儲器流出的指令，判斷是否產(chǎn)生訪存沖突以及指令之間是否存在控制相關(guān)；如果產(chǎn)生沖突或者相關(guān)，就控制IF取指令段發(fā)送空指令直到?jīng)_突或者相關(guān)處理結(jié)束。2.8中斷控制器模塊(interrupt)中斷控制

8、器模塊(interrupt)的主要功能是協(xié)調(diào)程序執(zhí)行的方向，保留中斷發(fā)生時的現(xiàn)場（相應(yīng)的地址），針對不同的中斷請求給出相應(yīng)的地址。 2.9 控制器模塊控制器是CPU處理器控制的核心部件，實現(xiàn)指令的譯碼以及提供控制處理器各功能部件協(xié)調(diào)一直工作的控制信號，從而實現(xiàn)指令的五級（取指、譯碼、執(zhí)行、訪存以及回寫）流水線的執(zhí)行。2.10整體電路設(shè)計將各單元按照圖1的總體結(jié)構(gòu)和流水線段與段之間的信號的關(guān)系連接起來，就得到流水線CPU整機電路。設(shè)計的總體原理框圖如圖3所示。圖3 流水線CPU的設(shè)計框圖3. 結(jié)束語在計算機技術(shù)的推動下，電子技術(shù)在20世紀末獲得了飛速的發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透于社會的各個領(lǐng)域，

9、有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時又促使現(xiàn)代電子產(chǎn)品性能的進一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。憑借著高速的運行速度，流水線技術(shù)在現(xiàn)代微處理器、數(shù)字信號處理器、高速數(shù)字系統(tǒng)中得到了廣泛的應(yīng)用?；赟OC的16位CPU的設(shè)計和實現(xiàn)有多種途徑，如微程序控制方式設(shè)計、狀態(tài)機設(shè)計、流水線結(jié)構(gòu)設(shè)計等。而流水線技術(shù)設(shè)計CPU結(jié)構(gòu)比較簡單，執(zhí)行速度快，也可以節(jié)省大量的硬件資源，性價比高2。本文介紹的基于SOC技術(shù)設(shè)計的16位流水線結(jié)構(gòu)CPU，具有一定的實用價值，而且由FPGA構(gòu)成實驗系統(tǒng)后，可以很容易的用ASIC大型集成芯片來完成，性價比高，處理速度快2。其流水線結(jié)構(gòu)是：將復(fù)雜的電

10、路設(shè)計成五級流水線通路，分別是IF取指段、ID譯碼段、EX執(zhí)行段、MEM訪存段、WB寫回段，分別由五個功能部件來完成，針對流水過程中發(fā)生的沖突以及相關(guān)，設(shè)計了一些相應(yīng)的案件功能部件協(xié)調(diào)CPU的有效運作。數(shù)據(jù)相關(guān)檢測控制模塊檢測和對比每一條從指令存儲器流出的指令，判斷是否產(chǎn)生訪存沖突以及指令之間是否存在控制相關(guān)，如果產(chǎn)生沖突或者相關(guān)，就控制IF取指令段發(fā)送空指令直到?jīng)_突或者相關(guān)處理結(jié)束；當數(shù)據(jù)在流水過程中發(fā)生數(shù)據(jù)相關(guān)時，數(shù)據(jù)前推模塊將流水線MEM段以及WB段產(chǎn)生的數(shù)據(jù)前推到EXE段的數(shù)據(jù)輸入端，進而解決了流水線阻塞和數(shù)據(jù)相關(guān)引發(fā)的斷流；控制單元完成指令的譯碼，提供控制處理器各功能部件協(xié)調(diào)工作的控

11、制信號，從而實現(xiàn)指令的五級流水線的執(zhí)行；中斷控制器模塊(interrupt)協(xié)調(diào)程序執(zhí)行的方向，保留中斷發(fā)生時的現(xiàn)場（相應(yīng)的地址），針對不同的中斷請求給出相應(yīng)的地址2。 參考文獻1 劉捷臣,王效平.微處理器和微控制器的發(fā)展現(xiàn)狀與展望J.微處理機.2001,(1):01-06.2 吳武臣,候立剛譯.復(fù)雜SOC設(shè)計M.北京:機械工業(yè)出版社,2006.46-48.3 潘松,黃繼業(yè).SOPC技術(shù)實用教程M.北京:清華大學(xué)出版社,2005.108-111.4 張志敏.基于“聚芯SoC”嵌入式系統(tǒng)設(shè)計M.北京:北京郵電大學(xué)出版社.2006.36-38.5 Kyung-Sik Jang Kunieda,H.

12、CPU core generation for hardware-software co-design.IEEE Asia Pacific ConferenceC.Seoul:Circuits and Systems,1996,(3):306-309.6 江國強.EDA技術(shù)與應(yīng)用M.北京:電子工業(yè)出版社.2004.87-90.7 潘松,王國棟.VHDL實用教程M.成都:電子科技大學(xué)出版社.2000.125-130.8 胡振華.VHDL與FPGA設(shè)計M.北京:中國鐵道出版社.2003.110-114.9 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計教程M.北京:北京航空航天大學(xué)出版社,2003.5-9.10 潘明,潘松.現(xiàn)代計算機組成原理M.北京:科學(xué)出版社.2007.45-50.11 黃智偉,王彥,陳瓊,潘