EDA實驗報告南昌大學(xué)講解

1、學(xué)生姓名： 胡文松 學(xué) 號：6103413007專業(yè)班級:生物醫(yī)學(xué)工程 131班實驗類型：口驗證口綜合口設(shè)計口創(chuàng)新 實驗日期： 實驗成績： 實驗一?？勺冇嫈?shù)器設(shè)計（一）實驗?zāi)康?、進(jìn)一步熟悉實驗裝置和 Quartus n軟件的使用；2、進(jìn)一步熟悉和掌握 EDA設(shè)計流程；3、學(xué)習(xí)簡單組合、時序電路的 EDA設(shè)計；4、學(xué)習(xí)計數(shù)器中二進(jìn)制碼到BCD碼的轉(zhuǎn)換技巧；5、學(xué)習(xí)實驗裝置上數(shù)碼管的輸出方法。（二）設(shè)計要求完成設(shè)計、仿真、調(diào)試、下載、硬件測試等環(huán)節(jié)，在 EDA實驗裝置上實現(xiàn)模可變計數(shù) 器功能，具體要求如下：1、設(shè)置一個按鍵控制改變模值，按鍵按下時模為 10-99之間（具體數(shù)值自行確定）的 數(shù)，沒

2、按下時模為100-199之間（具體數(shù)值自行確定）的數(shù)；2、計數(shù)結(jié)果用三位數(shù)碼管十進(jìn)制顯示。（三）主要儀器設(shè)備3、微機1臺4、QuartusII集成開發(fā)軟件1套5、EDA實驗裝置1套（四）實驗步驟主要有三個模塊1: 一個模20和模119的計數(shù)器2:數(shù)碼管的顯示3: BCD的調(diào)整源程序：module count （clk,m,en,rst,a,sel,SG,d）;input clk,m,en,rst;output 7:0 SG;output 2:0 sel;output a;(* synthesis, keep *) reg clk1;(* synthesis, keep *) wire 3:0

3、gw,sw,bw;/*(* synthesis, keep *) */reg 3:0a;reg 11:0 q;reg 11:0 model;reg 7:0 cnt,SG;reg 2:0 sel;reg 0:0d;output 0:0d;always (posedge clk)begin cnt=cnt+1;if (cnt=200) begin clk1=1'b1; cnt=0; endelse clk1=1'b0;/200 分頻， CLK 為數(shù)碼管掃描頻率， CLK1 為計數(shù)頻率if (sel<2) sel=sel+1; else sel=0; end /sel 為數(shù)碼管

4、選擇always (sel) begincase (sel)0: a=bw; /0 數(shù)碼管為百位1: a=sw; /1 數(shù)碼管為十位2: a=gw; /2 數(shù)碼管為個位default: a=0;endcasecase (a)0:SG<=8'b00111111; 1:SG<=8'b00000110;2:SG<=8'b01011011; 3:SG<=8'b01001111;4:SG<=8'b01100110; 5:SG<=8'b01101101;6:SG<=8'b01111101; 7:SG<=

5、8'b00000111;8:SG<=8'b01111111; 9:SG<=8'b01101111; /8 段譯碼值default: SG=8'b11111111;endcase endalways (m)if (m) model=12'b000000100000; /模值 20else model=12'b000100011001;/模值119assign gw=q3:0;assign sw=q7:4;assign bw=q11:8;always (posedge clk1,negedge rst)beginif (!rst) q=0

6、;else if (en)beginif (q<model)beginif (gw=9) begin q=q+7; if (sw=9) q=q+96; end /BCD 調(diào)整 else q=q+1;endelse q=0;endendalways (q)if(q<model) d<=0;else d<=1;endmodule波形仿真：Clk1是計數(shù)頻率，每來一個clk1信號q計數(shù)一次如圖所示：rst=1有效時開始計數(shù)clk為掃描頻率sel=0時數(shù)碼管顯示百位 a=0sel=1時數(shù)碼管顯示十位 a=1sel=2時數(shù)碼管顯示個位 a=3m=1模20計數(shù)器m=0 模 119計

7、數(shù)器管腳分配：SG0PIN_F13SG1PIN_F14SG2PIN_F15SG3PIN_E15SG4PIN_F16SG5PIN_F17SG6PIN_E18SG7PIN_F18clkPIN_C13enPIN_H8mPIN_J9rstPIN_C5sel0PIN_G18sel1PIN_G17sel2PIN_G16d0PIN_G13（五 ） 實驗心得吸取第一次實驗的教訓(xùn)，這次實驗我事先在寢室設(shè)計、編譯調(diào)試和觀察波形等。相比較第一個實驗，這個實驗感覺更簡單，只要想到了程序的設(shè)計方法其他的都能解決，所以，對這次實驗來說， 思路想法是很重要的。 在寢室完成實驗后擔(dān)心在實驗室出現(xiàn)不可預(yù)知的問題，所以在實驗前已

8、經(jīng)把引腳鎖定好了， 希望實驗室能早點做出來。結(jié)果還算滿意，因為它沒有直接原理圖和 AHDL 語言作為參考，它完全是靠我自己的知識積累和創(chuàng)新完成的。在實驗箱上看見預(yù)期的實驗現(xiàn)象時， 我體會到了一種喜悅的感覺， 同時我也認(rèn)識到了只有動手才能真正學(xué)到東西。 其實在大學(xué)可能學(xué)不到我們預(yù)期的那么多知識， 但能學(xué)會幾個實用的軟件，鍛煉自己的動手能力，我想已經(jīng)不錯了。實驗二 序列信號發(fā)生和檢測器設(shè)計（一 ） 實驗?zāi)康?、進(jìn)一步熟悉EDA實驗裝置和Quartusn軟件的使用方法；2 、 學(xué)習(xí)有限狀態(tài)機法進(jìn)行數(shù)字系統(tǒng)設(shè)計；3 、 學(xué)習(xí)使用原理圖輸入法進(jìn)行設(shè)計。（二 ） 設(shè)計要求完成設(shè)計、仿真、調(diào)試、下載、硬件測

9、試等環(huán)節(jié)，在 EDA 實驗裝置上實現(xiàn)一個串行序列信號發(fā)生器和一個序列信號檢測器的功能，具體要求如下：1、 先用設(shè)計 0111010011011010 序列信號發(fā)生器，其最后6BIT 數(shù)據(jù)用 LED 顯示出來；2、 再設(shè)計一個序列信號檢測器，檢測上述序列信號，若檢測到串行序列“11010”則輸出為“ 1 ” ，否則輸出為“ 0” ；（三 ） 主要儀器設(shè)備1、 微機1臺2、 QuartusII集成開發(fā)軟件1套3、 EDA 實驗裝置1套（ 四 ） 實驗步驟主要兩部分1：序列信號發(fā)生器設(shè)置 q<=16'b0111010011011010;q0<=q15;Q<=q15;q15:

10、1<=q14:0 ;通過循環(huán)移位串行輸出 2：序列信號檢測器狀轉(zhuǎn)移態(tài)圖 一共有六個狀態(tài)分別為S = 5'd00000, A = 5'd00001, B = 5'd00011, C = 5'd00110, D = 5'd01101, E = 5'd11010;源程序：module xulie(clk,rst,z,Q,led);input clk,rst;output Q,z;output 4:0 led;reg 4:0 led;reg 4:0 state;reg Q,z;reg 4:0 a;reg 15:0 q;parameterS = 5&

11、#39;d00000,A = 5'd00001,B = 5'd00011,C = 5'd00110,D = 5'd01101,E = 5'd11010;always (posedge clk)beginif(rst=0) beginq<=16'b0111010011011010;endelse beginq0<=q15;Q<=q15;q15:1<=q14:0;endendalways (posedge clk)beginif(state=D && Q=1)begin z<=1;led<=5

12、9;b11101;endelse begin z<=0;led<=5'b00000;endendalways (posedge clk or negedge rst)if(!rst)beginstate<=S;endelsecasex(state)S: if(Q=1)state<=A;else state<=S;A: if (Q=1)state<=B; else state<= S;B: if (Q=1)state<=C; else state<=S;C: if(Q=0)state<=D; else state<=C;D

13、: if(Q=1)state<=E; else state<=S;E: if(Q=0)state<=S; else state<=A; default:state<=S;endcase endmodule波形仿真當(dāng)rst=1是序列信號發(fā)生器循環(huán)發(fā)出0111010011011010當(dāng)檢測到11010是z=1輸出高電平,并且同時使11010序列顯示在五個led燈上 （五）實驗心得通過以前實驗的設(shè)計練習(xí)，這次實驗的設(shè)計時間明顯短于從前， 一方面是對于 VHDL有了一定的了解和熟悉，另一方面是加強了和同學(xué)的交流以及討論。 比如 設(shè)計中對于畫出正確的狀態(tài)轉(zhuǎn)移圖，自己一直有些

14、考慮不清，在饒水華同學(xué)的幫 助下，理解并且給出了正確的狀態(tài)轉(zhuǎn)移， 從而使得實驗設(shè)計得以成功。遇到問題 時，在考慮到一定程度時，和身邊的老師、同學(xué)交流請教是非常必要的。實驗三、交通燈的設(shè)計一、實驗?zāi)康?、學(xué)習(xí)與日常生活相關(guān)且較復(fù)雜數(shù)字系統(tǒng)設(shè)計；2、學(xué)習(xí)二進(jìn)制碼到BC則的轉(zhuǎn)換；3、學(xué)習(xí)有限狀態(tài)機的設(shè)計應(yīng)用。二、實驗要求完成設(shè)計、仿真、調(diào)試、下載、硬件測試等環(huán)節(jié)，在型 ED骸驗裝置上實現(xiàn) 一個由一條主干道和一條鄉(xiāng)間公路的匯合點形成的十字交叉路口的交通燈控制 器功能，具體要求如下：1、有LED5（主干道紅燈）、LED4（主干道黃燈）、LED3（主干道綠燈）、LED2（鄉(xiāng)村道紅燈）、LED1 （鄉(xiāng)村道黃

15、燈）、LED0（鄉(xiāng)村道綠燈）六盞交通燈需要控制；2、交通燈由綠轉(zhuǎn)紅前有4秒亮黃燈的間隔時間，由紅轉(zhuǎn)綠沒有間隔時間；3、鄉(xiāng)間公路右側(cè)各埋有一個串連傳感器，當(dāng)有車輛準(zhǔn)備通過鄉(xiāng)間公路時， 發(fā)出請求信號S=1,其余時間S=0;4、平時系統(tǒng)停留在主干道通行（MGCR狀態(tài)，一旦S信號有效，經(jīng)主道黃 燈4秒（MYCR狀態(tài)后轉(zhuǎn)入鄉(xiāng)間公路通行（MRCG狀態(tài)，但要保證主干道通行大 于一分鐘后才能轉(zhuǎn)換；5、一旦S信號消失，系統(tǒng)脫離MRCGt態(tài)，即經(jīng)鄉(xiāng)道黃燈4秒（MRCY狀態(tài) 進(jìn)入MGCRt態(tài)，即使S信號一直有效，MRCG：態(tài)也不得長于20秒鐘；6、控制對象除紅綠燈之外，還包括分別在主干道和鄉(xiāng)間公路各有一個兩位 十進(jìn)

16、制倒計時數(shù)碼管顯示。三、實驗設(shè)備1、PCM2、QUARTUS成開發(fā)軟件 3、EDA®驗裝置四、實驗步驟1）建立工程文件，編輯程序設(shè)計文件并保存。2）對程序設(shè)計文件進(jìn)行編譯。如圖顯示編譯成功:3）建立仿真波形文件，進(jìn)行波形仿真:輸入設(shè)置：對波形仿真文件進(jìn)行編譯:如圖：當(dāng)s信號為0時，分別是LED2 （鄉(xiāng)村道紅燈）和LED3 （主干道綠燈）亮, 為主干道通行狀態(tài)；Q M'giBTNB*15 025 m j£iJPgrterJrtcrwat明 55。第 EM Qa如圖，態(tài)平時系統(tǒng)停留在主干道通行狀，即主干道綠燈鄉(xiāng)道紅燈；一旦 S信號有效，經(jīng)主道黃燈4s狀態(tài)后轉(zhuǎn)入鄉(xiāng)間公路通

17、行狀態(tài)，但要保證主干道通行 大于一分鐘后才能轉(zhuǎn)換，并開始20s倒計時。之后回到主干道綠燈，鄉(xiāng)道紅燈狀態(tài)，60s倒計時。4）進(jìn)行管腳分配如圖對各管腳進(jìn)行分配:前60s主干道紅燈，鄉(xiāng)完成60s主干道綠燈，鄉(xiāng) 道紅燈計數(shù)，轉(zhuǎn)黃燈完成4s黃燈計數(shù)，進(jìn)入20s主干道紅燈鄉(xiāng)道綠燈計數(shù)jrttir-道綠燈晤Kup;antlGrifpirtfrt-TtfCTIT m修LC匚3MJC: HLE it/'IP 血:1Atd .511OkVui叫15IWII爐一皿比武<.1苜巾解u。J由后串M馬即幀*申i觸rj4修1gr©IJCJ4期M言工皿闌1<耶SQ4Cuur僚日口4NHLBVC

18、fll2W刷Vfir 闿；|Cwt個心4三兒印網(wǎng)如i1 - -?:R ,崎向7CkKut個尸* K -.Tl .yhf.etVI- jflHni淅加gl篤州i譚.cm山r)*的:-9 EjputKI戶4料JC甲一口婀鄧oEfin'l期5蹄工涵MpEfznjU0期jutwiMW小.五 dctit：rrjh H二媼 zM|二事弭4rkni1日于2KHt二 XTL jda/In I/j J才,:efiXl。41OkUuj啊鐘ji第ML卞 Tit、，：甘；：妙7o用I叫巴4則MLIHUTL lefer；北口出-LHJJi.風(fēng)聲ii PiJlTL 加注. J,»nrj*0憶。._&qu

19、ot;4j',乳比"KE.主切t.:"J 111 a J:足d口由1&1JL與51.旗恥1 IIU fl Kl|d l.:忖“1g修 T（i|CUpulJ例JOIHlEUdWiraH ：r'5i'；色無卬t-4HJC1注JE俳陽蜘5）在實驗箱上進(jìn)行下載測試將pc與實驗箱連接，開始仿真。K1表示信號s,當(dāng)k1斷開，表示鄉(xiāng)村道路沒有車輛, 此時處于主干道通行狀態(tài)。當(dāng)合上k1,主干道綠燈轉(zhuǎn)黃燈4s后變?yōu)榧t燈，鄉(xiāng)道變 為綠燈，倒計時20s,又進(jìn)入主干道綠燈狀態(tài)。通過實驗現(xiàn)象可知，該程序的設(shè) 計完全符合設(shè)計要求。四、實驗總結(jié) 這次試驗用了兩個模塊，總體

20、思路比較清晰，明白了主綠鄉(xiāng)紅、主黃鄉(xiāng)紅、主紅 鄉(xiāng)綠、主紅鄉(xiāng)黃4個狀態(tài)之間的循環(huán)，另外還有?？勺兊褂嫊r計數(shù)器的設(shè)計。實驗四、多功能數(shù)字鐘設(shè)計一、實驗要求1、數(shù)字顯示當(dāng)前的時、分、秒；2、鬧鐘和24小時計時顯示；3、經(jīng)設(shè)置應(yīng)具有整點報時、跑表、鬧鐘功能；三、實驗材料微機、Quartusll集成開發(fā)軟件、EDA®驗裝置三、實驗步驟1 .建立工作庫文件夾，輸入計數(shù)器的 verilog代碼并存盤。2 .選目標(biāo)器件CycloneII中的EP2c35F672C游編譯。3 .建立仿真波形文件，進(jìn)行波形仿真。當(dāng)Mode1=1為正常時間模式，輸出的秒鐘如圖 LED_SecS到59秒時進(jìn)位， 分鐘加1,秒

21、鐘重新計數(shù)，分鐘如圖LED_Min,當(dāng)?shù)?9分時進(jìn)位，時鐘加1,分 鐘重新計數(shù)，通過按下 AdjMinKey調(diào)節(jié)分鐘時間，時鐘如圖LED_Hr通過按下 AdjHrKey可調(diào)節(jié)時鐘時間，當(dāng)LED_hr到23時，重新開始計數(shù)。當(dāng)Mode1=0 Mode2=1為鬧鐘模式，按鍵按下 SetHrKey調(diào)節(jié)鬧鐘的小時，按鍵 按下SetMinKey調(diào)節(jié)鬧鐘的分鐘，秒鐘始終為零。當(dāng)時鐘到鬧鐘時間時，Alarm信號為1,觸發(fā)鬧鐘響鈴。當(dāng)Mode1=0 Mode2=1為鬧鐘模式，按鍵按下 SetHrKey調(diào)節(jié)鬧鐘的小時，按鍵 按下SetMinKey調(diào)節(jié)鬧鐘的分鐘，秒鐘始終為零。當(dāng)時鐘到鬧鐘時間時，Alarm信號為

22、1,觸發(fā)鬧鐘響鈴。當(dāng)Mode1=0 Mode2=0為秒表模式，其中 LED_Sec&至U 99進(jìn)位為零，LED_Min 加1,可通過按鍵按下stopwatchen使秒表暫停，按鍵按下 stopwatchnCR使秒 表歸零。四、管腳分配依據(jù)下表，分配好管腳AsffijTinrient NamevaluejEndbMParbtiari mar6yrootresL«?tlQripinjCIJves nCRLocaitioriPINF 2SVtsLocationPIN_PMY*tsLocationPIN_N2Sr«tSetrtrK«Vlocationresirf-

23、SetMnKerLocationPIN_H6YestriadlocatioriPIN.Wre*2 EGLoe&tionPIN F13resOSGllLocationPIN.F14r«2 smLocationPIM15Tes3網(wǎng)期LocationPIM_f 15YesLeoti onPIN_F16Tesa 3石locationPIN F17res3513 詞LocationPINE 18r«sLoc&tiocPIN_F tB尹seiLocationp!k jG 18Yte«LacanonPINjGl?Yts畝Locationres“ ModelLDC

24、dbOTkPINJ-I8TtsLsaonPIN_JSTts2 Alarm LocaticmiPIN-H IOresL1 stoo-va teiwvCR.LQCdtlHPIMjGfiresLocationPrN_A4工LocationPIN"res五、硬件測試1、調(diào)節(jié)Mode1=1（即K1打開，K2任意）時，顯示正常時間，通過按下 S2, S3 分別調(diào)節(jié)小時和分鐘時間。2、調(diào)節(jié)Mode1=0 Mode2=1時（即K1關(guān)閉，K2打開），顯示鬧鐘時間，通過按 下S4, S5分別調(diào)節(jié)鬧鐘小時和分鐘時間。當(dāng)正常時間到鬧鐘時間時，Alarm信號為1,觸發(fā)鬧鐘，即LED睨一分鐘，通過關(guān)閉CtrlB

25、ell （即K3關(guān)閉）可立即 關(guān)閉鬧鐘。3、調(diào)節(jié)Mode1=0 Mode2=CB寸（即K1關(guān)閉，K2關(guān)閉），顯示秒表時間，通過關(guān) 閉stopwatchen （即K4）可暫停秒表時間，通過按下 S6可是秒表歸零。4、當(dāng)正常時間到XX:59:55-XX:59:59 時，具有整點報時功能，即 LED8燈亮 起。通過以上測試，所設(shè)計的多功能數(shù)字鐘完全符合要求。六、實驗總結(jié)1、學(xué)會復(fù)雜數(shù)字電路系統(tǒng)的設(shè)計：對一般復(fù)雜的電路系統(tǒng)可以分模塊設(shè)計，這 樣可以使設(shè)計簡單明了2 、引腳綁定要和試驗箱上的各個鍵對上號，在操作試驗箱時才不會出錯.3 、學(xué)會了數(shù)碼管動態(tài)掃描電路的設(shè)計。黝南昌大學(xué)實驗報告學(xué)生姓名：胡文松

26、學(xué) 號：學(xué)03413007專業(yè)班級:生物醫(yī)學(xué)工程 131班 實驗類型：口驗證口綜合口設(shè)計口創(chuàng)新 實驗日期： 實驗成績：綜合實驗由租車計費器的設(shè)計一、實驗?zāi)康?、了解出租車計費器的工作原理。2、學(xué)會用verilog HDL語言編寫正確的七段碼管顯示程序。3、數(shù)量掌握用verilog HDL編寫復(fù)雜功能模塊。4、進(jìn)一步數(shù)量狀態(tài)積在系統(tǒng)設(shè)計中的應(yīng)用。二、實驗原理出租車計費器一般都是按公里計費， 通常是起步價xx元（xx元可以行走 x公里），然后再是xx元/公里。所以要完成一個出租車計費器，就要有兩個計 數(shù)單位，一個用來計公里，另外一個用來計費用。通常在出租車的輪子上都有 傳感器，用來記錄車輪轉(zhuǎn)動的圈數(shù)，而車輪子的周長是固定的，所以知道了 圈數(shù)自然也就知道了里程。在這個實驗中，就要模擬出租車計費器的工作過 程，用步進(jìn)電機模擬出租車輪子，通過傳感器，可以得到電機每