基于FPGA的乒乓球游戲參考設(shè)計(jì)_第1頁
基于FPGA的乒乓球游戲參考設(shè)計(jì)_第2頁
基于FPGA的乒乓球游戲參考設(shè)計(jì)_第3頁
基于FPGA的乒乓球游戲參考設(shè)計(jì)_第4頁
基于FPGA的乒乓球游戲參考設(shè)計(jì)_第5頁
已閱讀5頁,還剩15頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、基于XILINX-FPGA的乒乓球游戲參考設(shè)計(jì)一、背景:Xilinx 大學(xué)計(jì)劃(xilinx university plan簡稱XUP)一直致力于為工程課程提供新一代軟件和硬件設(shè)計(jì)流程。全球數(shù)千所使用 Xilinx 系統(tǒng)進(jìn)行教學(xué)和研究的大學(xué)都加入其中。自 1985 年成立之初,Xilinx 就一直與大學(xué)保持著密切聯(lián)系,通過XUP計(jì)劃,學(xué)術(shù)機(jī)構(gòu)可以獲取第三方供應(yīng)商提供的最新開發(fā)工具和開發(fā)板。利用xilinx最新的 FPGA 技術(shù)可以讓教育和研究實(shí)驗(yàn)室與世界保持同步。FPGA(Field Programmable Gate Array現(xiàn)場可編程門陣列)是在PAL、GAL、PLD 等器件的基礎(chǔ)上進(jìn)一

2、步發(fā)展的產(chǎn)物,是專用集成電路(ASIC)中集成度最高的一種。FPGA可以用VHDL或verilogHDL來編程,靈活性強(qiáng),由于能夠進(jìn)行編程、除錯(cuò)、再編程和重復(fù)操作,因此可以充分地進(jìn)行設(shè)計(jì)開發(fā)和驗(yàn)證。當(dāng)電路有少量改動(dòng)時(shí),更能顯示出FPGA的優(yōu)勢,其現(xiàn)場編程能力可以延長產(chǎn)品在市場上的壽命,而這種能力可以用來進(jìn)行系統(tǒng)升級(jí)或除錯(cuò)。二、板卡描述:EXCD-1 是一款易于使用的開發(fā)板,它能夠?qū)崿F(xiàn)大量基于FPGA 的數(shù)字系統(tǒng)。開發(fā)板采用Xilinx Spartan 3E FPGA 器件,板上資源豐富,有2Mbytes 的Flash 和1Mbytes的快速SRAM,以及各種輸入輸出設(shè)備,可以方便的設(shè)計(jì)具有各種

3、功能的數(shù)字系統(tǒng),也可設(shè)計(jì)含有Xilinx MicroBlaze 軟核的嵌入式處理器系統(tǒng)。EXCD-1 開發(fā)板有5 個(gè)擴(kuò)展接口,可靈活的擴(kuò)展各種功能模塊,如數(shù)模轉(zhuǎn)換模塊,模數(shù)轉(zhuǎn)換模塊,LCD 顯示模塊等。外設(shè)列表版載外設(shè)擴(kuò)展外設(shè)LED顯示燈8個(gè)LCD液晶模塊1個(gè)撥動(dòng)開關(guān)8個(gè)A/D模塊1個(gè)低電平有效按鈕8個(gè)D/A模塊1個(gè)VGA端口1個(gè)溫度模塊1個(gè)PS2端口1個(gè)旋鈕編碼器模塊1個(gè)RS232接口1個(gè)EEPROM1個(gè)4位七段數(shù)碼管1個(gè)紅外收發(fā)模塊1個(gè)直流電機(jī)模塊1個(gè)注:擴(kuò)展外設(shè)是通過4個(gè)具備8 個(gè)IO 信號(hào)的12 腳擴(kuò)展I/O 接口,分別為J5-EXPORT1、J6-EXPORT2、J7-EXPORT3

4、、J10-EXPORT5,每個(gè)接口1-8 號(hào)管腳與FPGA 的IO 引腳相連,另外四個(gè)管腳分別為DC +3.3V(VCC33D)與GND。其中J5-EXPORT1 受控于8 位DIP 開關(guān)JP2,J10-EXPORT5 受控于8 位DIP 開關(guān)JP1。三、培訓(xùn)資料(1)高教社提供:EXCD-1板卡和光碟2張(2)XILINX提供:EDK例程 1個(gè)(基于HEP板的VGA游戲)和相關(guān)技術(shù)資料四、參考設(shè)計(jì)傳感器RS232A/D鍵盤FSLVGAMicroblaze七段譯碼器.LCD我們建議使用XPS(Xilinx Platform Studio)工具搭建基于XILINX-FPGA的SOC總線結(jié)構(gòu)。如下

5、圖所示:PLB在本參考設(shè)計(jì)中只包含mircoblaze通過FSL總線驅(qū)動(dòng)VGA,在屏幕上顯示一些基本元件.RS232用作創(chuàng)建的最小系統(tǒng)的檢測。(結(jié)構(gòu)見圖中天藍(lán)顏色部分).本參考設(shè)計(jì)的硬件實(shí)物參照?qǐng)D如下:基于FPGA的乒乓球游戲參考設(shè)計(jì)詳細(xì)流程目 錄Abstract1建立一個(gè)最小系統(tǒng)1.1 打開XPS創(chuàng)建系統(tǒng)1.2 生成測試文件2添加VGA/FSL外圍設(shè)備2.1 創(chuàng)建VGA的P核2.2 安裝VGA的模板核2.3 重新導(dǎo)入VGA的模板核2.4 連接VGA核到內(nèi)核2.5 連接VGA核到外部引腳2.6 VGA核的約束2.7 實(shí)踐3用C編制游戲程序3.1 添加軟件工程3.2 設(shè)置1創(chuàng)建最小系統(tǒng)1.1 打

6、開XPS并創(chuàng)建一個(gè)系統(tǒng)1.2 生成測試文檔.建立好工程后.點(diǎn)菜單Device Configuration選Update Bitstream,生成一個(gè)最終的bit文件.將HEP板子與下載器連接好,下載器連接電腦并安裝驅(qū)動(dòng),將HEP板子的232口和電腦的232口連接.然后在設(shè)置超級(jí)終端.方法是”開始”->所有程序->附件->通訊->超級(jí)終端,將屬性設(shè)置成 115200/8/無/1/無.設(shè)置完成后,將bit文件下載到HEP板卡上.在超級(jí)終端上你可以看到說明板卡一切正常.可以完成接下來的項(xiàng)目了.2添加VGA FSL外圍設(shè)備2.1 建立VGA的P核在HARDWARE目錄下,選擇C

7、REATE OR IMPORT PERIPHERAL,然后按照以下步驟完成向?qū)ё⒁猓篊PU需要配置4道32位外圍通道,因?yàn)樵谖覀冞@個(gè)例程中要用到2個(gè)動(dòng)態(tài)項(xiàng)目(一對(duì)32位的X和Y數(shù)據(jù))FSL的外圍配置已經(jīng)完成了,接下來就是VGA模塊。2.2 安裝VGA的模板核拷貝我們給出的VHDL文件到你的工程目錄下的pcoresvga_v1_00_ahdlvhdl目錄。路徑必須正確,在那個(gè)文件夾下會(huì)有一個(gè)VGA.vhd文件。最好花點(diǎn)時(shí)間把你拷貝的文件看懂。VGA.vhd文件是FSL總線的封裝文件,它的作用是讀取4個(gè)數(shù)據(jù)(2對(duì)XY)然后發(fā)送到外部顯示編碼器。VGA_TOP.VHD是顯示編碼器單元。其中包含了2個(gè)

8、元件:VGA_SYNC.VHD 和 VGA_BUFFER.VHD.2.3重新導(dǎo)入VGA的模板核用CREATE OR IMPORT PERIPHERAL選項(xiàng)重新將定義好的VGA FSL導(dǎo)入XPS這里選是vga.vhd必須作為第一個(gè)文件,否則你會(huì)出現(xiàn)錯(cuò)誤提示。2.4 連接VGA核到內(nèi)核添加FSL外設(shè)到你的內(nèi)核進(jìn)程中。在SYSTEMS ASSEMBLY VIEW中的BUS INTERFACES視窗中,右擊MICROBLAZE_0 并選擇選項(xiàng)Configure Coprocessor.然后按照以下步驟設(shè)置。2.5 連接VGA核到外部引腳這一步非常的重要,我們需要給VGA安排外部引腳(比如 RGB,HS

9、YNC 和 VSYNC)。在SYSTEMS ASSEMBLY VIEW的Ports視圖中.展開 VGA_0 并且為3個(gè)相關(guān)引腳選擇 MAKE EXTERNAL. 以下是部分相關(guān)截圖。2.6 VGA核的約束(UCF)現(xiàn)在RGB, HSYNC 和VSYNC已經(jīng)是外部引腳了,我們需要給讓他們和FPGA的管腳相連。雙擊PLATFORM窗體下的UCF File: data/system.ucf。你設(shè)計(jì)中所有的約束都會(huì)顯示出來,在文件的底部添加如下的代碼。好了,現(xiàn)在關(guān)于這個(gè)簡單小游戲的 硬件定義都已經(jīng)完成了。選擇“Device Configuration Menu”目錄下的“Download Bitstr

10、eam”下載到板卡上 。將你的VGA顯示端口接到你的FPGA板卡。如果你想看你的VGA外部的VHDL核的話,這些都在RESET區(qū)域。如果一切順利,我想在你的屏幕上應(yīng)該能看到以下圖案。其中藍(lán)色的線是我們定義的墻,左上角的綠色方塊就是我們定義的元件之一,在綠色的方塊下還有一個(gè)小球元件,只是被方塊覆蓋了,暫時(shí)看不到。2.7 實(shí)踐修改VHDL核能夠使小球可見。建議你修改VGA_BUFFER.VHD中的一些代碼,不需要改變外圍設(shè)備的引腳,也就是不需要重新導(dǎo)入。你只要改變了代碼,在“Device Configuration Menu”目錄下選“Download Bitstream”,就會(huì)自動(dòng)重新編譯你改動(dòng)

11、過的VHD文件。3用C編制游戲程序3.1添加軟件工程選中Applications 框體 中的 Software Projects 窗口,雙擊Add Software Application Project.,建立一個(gè)名稱為vga.應(yīng)用程序。在工程目錄下建立一個(gè)vga_test的目錄,然后將我們提供的vga_test.c , gpio_header.h, xgpio_tapp_example.c復(fù)制到該目錄下?;氐絏PS,雙擊Sources添加vga_test目錄下的所有C源程序。雙擊Headers添加vga_test目錄所有頭文件。然后右擊Project: vga_test,選擇Mark to Ini

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論