基于FPGA的電子密碼鎖的設(shè)計(jì)說明

1、 隨著社會物質(zhì)財(cái)富的日益增長，安全防盜已成為人們所關(guān)注的焦點(diǎn)。然而傳統(tǒng)機(jī)械彈子鎖安全性低，密碼量少且需時刻攜帶鑰匙使其無法滿足一些特定場合的應(yīng)用要求，特別是在人員經(jīng)常變動的公共場所，目前使用的電子密碼鎖主要有兩個方案：一是基于單片機(jī)用分立元件實(shí)現(xiàn)的，二是通過現(xiàn)代人體生物特征識別技術(shù)實(shí)現(xiàn)的，前者電路較復(fù)雜且靈活性差，無法滿足應(yīng)用要求；后者有其先進(jìn)性但需考慮成本和安全性等諸多因素?；诖?，本文設(shè)計(jì)了一種新型電子密碼鎖，采用FPGA芯片，目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。

2、這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flipflop）或者其他更加完整的記憶塊。FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個類似于ASIC的芯片上。另外一

3、種方法是用CPLD（復(fù)雜可編程邏輯器件備）。1 系統(tǒng)功能描述本設(shè)計(jì)主要實(shí)現(xiàn)以下六個功能：（1）初始密碼設(shè)置：系統(tǒng)上電后輸入4位數(shù)字并按“*”后密碼設(shè)置成功系統(tǒng)進(jìn)入上鎖狀態(tài)。為了實(shí)際需要，系統(tǒng)另設(shè)置了一個4位數(shù)的優(yōu)先級密碼，當(dāng)用戶忘記密碼或被他人更改密碼后，可以用優(yōu)先級密碼清除所設(shè)密碼。（2）密碼更改：為了密碼安全與避免誤操作，只能在開鎖狀態(tài)下先輸入舊密碼后才能更改系統(tǒng)密碼，然后輸入4位新密碼后按“*”。（3）解鎖：輸入密碼或優(yōu)先級密碼后按“#”，系統(tǒng)即解鎖。（4）密碼保護(hù)：密碼輸入錯誤時，系統(tǒng)自動記錄一次錯誤輸入，當(dāng)錯誤輸入次數(shù)等于3次時，系統(tǒng)報(bào)警并使鍵盤失效5分鐘，以免密碼被盜。（5）清除輸

4、入錯誤：當(dāng)輸入數(shù)位小于4位時可以按“*”清除前面所有的輸入值，清除為“0000”。（6）系統(tǒng)復(fù)位：按“*”和“#”后系統(tǒng)即復(fù)位到初始狀態(tài)?？紤]到實(shí)際情況，系統(tǒng)只在密碼更改狀態(tài)和系統(tǒng)初始狀態(tài)下才能復(fù)位。2 系統(tǒng)設(shè)計(jì)思路VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風(fēng)格以與語法是十分類似于一般的計(jì)算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分，與端口）和部（或稱不可視部分），既涉與實(shí)體的部功能和算法完成部分。在對一個設(shè)計(jì)實(shí)體定義了外部界面后，一旦其部

5、開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個實(shí)體。本文采用自頂向下的模塊化設(shè)計(jì)方法，先對系統(tǒng)級進(jìn)行功能描述，再進(jìn)行功能模塊的劃分，最后分別對各個子模塊進(jìn)行VHDL建模。所設(shè)計(jì)的電子密碼鎖系統(tǒng)結(jié)構(gòu)如圖1所示。鍵盤消抖鍵盤編碼輸入處理顯示系統(tǒng)控制 鍵盤矩陣 時鐘與掃描圖1 系統(tǒng)結(jié)構(gòu)圖2.1 時鐘產(chǎn)生模塊此模塊主要功能是產(chǎn)生時鐘信號和鍵盤掃描信號。主要產(chǎn)生三個時鐘信號（16 Hz、64 Hz、100 kHz），分別為系統(tǒng)各個功能模塊提供時鐘驅(qū)動信號。其中鍵盤掃描模塊包括在時鐘產(chǎn)生模塊中，用來產(chǎn)生掃描信號。由于要產(chǎn)生多個時鐘信號。密碼輸入一般采用機(jī)械式和觸摸式兩種鍵盤。由于機(jī)械式鍵盤具有成本低、結(jié)構(gòu)簡單、

6、可靠性高、應(yīng)用廣泛等優(yōu)點(diǎn)，其按鍵分布與鍵值編碼如圖2所示。其中*、#為多功能組合鍵。鍵盤掃描電路用來產(chǎn)生掃描信號KH，其按照1110-1101-1011-0111的規(guī)律循環(huán)變化，并通過KC來檢測是否有鍵按下。其他鍵也是類似原理。特別值得注意的是鍵盤掃描電路掃描時鐘的確立，如果掃描時鐘不合適，將產(chǎn)生鍵按下時反應(yīng)太慢，或KC產(chǎn)生錯誤的輸出。2.2 按鍵消抖模塊本設(shè)計(jì)采用機(jī)械鍵盤，其缺點(diǎn)是易產(chǎn)生抖動，因此鍵盤輸出KC20必須經(jīng)過消抖電路后才能加入到鍵盤編碼模塊，以避免多次識別。此模塊采用狀態(tài)機(jī)設(shè)計(jì)，其狀態(tài)轉(zhuǎn)換圖如圖3所示。只有當(dāng)連續(xù)檢測到3次低電平輸入，模塊才輸出一次低電平。消抖電路的時鐘選擇很關(guān)鍵

7、，選擇不當(dāng)則不能正常工作。因?yàn)殒I盤掃描電路的時鐘是16 Hz且掃描信號為4組循環(huán)輸出，所以消抖電路要能夠在4個鍵盤掃描時鐘檢測出是否有鍵按下就必須設(shè)置其時鐘信號至少為鍵盤掃描時鐘的4倍。2.3 鍵盤編碼模塊上述的鍵盤中可分為數(shù)字鍵和功能鍵，其中數(shù)字鍵用來輸入數(shù)字，但鍵盤所產(chǎn)生的信號KC20并不能直接用于鍵盤輸入處理模塊，因此必須由鍵盤編碼電路對數(shù)字按鍵的輸出形式進(jìn)行規(guī)劃。同時多功能鍵*、#也分別被規(guī)劃為“1010”和“1011”。另外，在系統(tǒng)規(guī)劃時，也將系統(tǒng)復(fù)位電路規(guī)劃在此模塊，復(fù)位信號是由鍵盤編碼模塊和系統(tǒng)主控模塊輸出的系統(tǒng)復(fù)位輔助信號mm共同作用產(chǎn)生，從而實(shí)現(xiàn)只能在密碼更改狀態(tài)和系統(tǒng)初始狀

8、態(tài)下才能進(jìn)行系統(tǒng)復(fù)位，確保系統(tǒng)安全可靠。2.4 按鍵輸入處理模塊按鍵輸入處理模塊用來儲存每次按鍵產(chǎn)生的值，以免覆蓋前面輸入的數(shù)據(jù)，此模塊使用串行移位寄存器對依次輸入的4位十進(jìn)制數(shù)字進(jìn)行存儲。按鍵輸入超過4位時，后面的輸入將被忽略。2.5 顯示模塊為了節(jié)省I/O管腳和芯片部資源，本設(shè)計(jì)采用動態(tài)掃描的方法進(jìn)行顯示。模塊用100 kHz時鐘信號和人眼的視覺暫留效應(yīng)使4位數(shù)碼管看起來像是同時點(diǎn)亮。圖4是根據(jù)VHDL代碼所繪制的顯示模塊框圖。其中多路數(shù)據(jù)選擇器是由按鍵次數(shù)（NC）控制選擇哪一個數(shù)碼管和哪一組輸入數(shù)據(jù)。2.6 系統(tǒng)主控模塊此模塊是系統(tǒng)的核心控制模塊，系統(tǒng)的所有控制行為都是由它完成的，采用狀

9、態(tài)機(jī)（FSM）來描述系統(tǒng)的控制行為。由于多進(jìn)程編程狀態(tài)機(jī)的輸出是由組合電路發(fā)出的，如果這些輸出信號被用作時鐘信號，則極易產(chǎn)生錯誤的驅(qū)動，其優(yōu)勢是由時序器件同步輸出，輸出信號不會出現(xiàn)毛刺現(xiàn)象，從而很好地避免了競爭冒險的發(fā)生。缺點(diǎn)是與多進(jìn)程狀態(tài)機(jī)相比，輸出信號要晚一個時鐘周期。通過反復(fù)試驗(yàn)在VHDL編程時將輸出信號與狀態(tài)轉(zhuǎn)換同步進(jìn)行，從而很好地解決了輸出信號滯后的問題。圖5為主控模塊的狀態(tài)轉(zhuǎn)換圖。其中S0為系統(tǒng)上電初始化狀態(tài)，也是系統(tǒng)復(fù)位后所轉(zhuǎn)入的狀態(tài)。本設(shè)計(jì)設(shè)置S0狀態(tài)的另一主要原因是考慮到一個完備的狀態(tài)機(jī)應(yīng)該具備初始化狀態(tài)和默認(rèn)狀態(tài)。當(dāng)芯片加電或者復(fù)位后，狀態(tài)機(jī)應(yīng)該能夠自動將所有判斷條件復(fù)位，

10、并進(jìn)入初始化狀態(tài)。但需要強(qiáng)調(diào)的是，大多數(shù)FPGA有GSR（Global Set/Reset）信號，當(dāng)FPGA加電后，GSR信號拉高，對所有的寄存器，RAM等單元復(fù)位/置位，這時配置于FPGA的邏輯并未生效；不能保證正確地進(jìn)入初始化狀態(tài)。所以使用GSR企圖進(jìn)入FPGA的初始化狀態(tài)，常常會產(chǎn)生種種不必要的麻煩。S1為上鎖狀態(tài)，S2為解鎖狀態(tài)，S3為解鎖錯誤次數(shù)記錄狀態(tài)，S4為系統(tǒng)報(bào)警狀態(tài)，S5為開鎖狀態(tài)，S6為密碼更改狀態(tài)。3 重要程序模塊分析1，密碼設(shè)置模塊process(clk) -定義個存儲器將密碼存放在keyin中 begin if clk'event and clk='1

11、' then keyin<=key; end if;end process; prr<=pdan or rw1 or rin or ok;st: process(keyin,prr,ok1) -第一次修改密碼 begin if ok1='1' then start<='0' elsif (keyin/="000000" and prr='0') then start<='1' else start<='0' end if; end process;inkey

12、: process(key,start,clk) begin -輸入密碼時間進(jìn)入記時狀態(tài) if clk'event and clk='1' then ok1<='0'ok2<='0' if start='1' then sbuf1<=keyin; -將密碼放入rom1暫存器中 if ok='1' then ok2<='1' elsift="100" thent<="000" ;ok1<='1' -5秒

13、到將cnt值零將ok1值置高 elset<=cnt+'1' end if ; elset<="000"sbuf1<=sbuf1; -當(dāng)start=1時cnt永遠(yuǎn)保持0 end if; end if; end process;2，報(bào)警信號產(chǎn)生模塊：pandan : process(ok,ok1,ok2,clk,start) -輸入密碼用于判斷密碼是否正確 begin if ok2='1' or ok1='1' then pdan<='1' -開鎖信號 elsif clk'event

14、 and clk='1' then if pdan='1' then ift1="10011" then pdan<='0' -20秒后判斷結(jié)束，進(jìn)入等待外部輸入狀態(tài) else t1<=cnt1+'1' end if; else t1<="00000" -等待狀態(tài)時cnt1一直為0 end if; end if; end process;3顯示模塊Display: process(open,rw ,rin,clk1) -顯示程序 begin if open='1&#

15、39; then -開鎖信號密碼正確 red<='0'green<='1' speaker<='0' -紅燈滅，綠燈亮 else -密碼錯誤 red<='1'green<='0' speaker<=clk1; -紅燈亮，綠燈滅， end if; elsif rw='1' then -第一次修改密碼顯示狀態(tài) red<='1'green<='0'speaker<='0' elsif rin='1' then red<='0'green<='0' speaker<='0' else red<='1'green<='0' speaker<='0' end if; end process;4 主要功能模塊的仿真圖6是鍵盤編碼模塊的時序仿真圖。其號mm是主控模塊，用來限制復(fù)位條件，即只在S0和S6狀態(tài)下產(chǎn)生復(fù)位信號RR；信號rst_key和unen_key共同控制鍵盤，也是來自主控模塊；sn是模塊輸出信