倍頻電路設(shè)計(jì)

1、武漢理工大學(xué)高頻電子線路課程設(shè)計(jì)說(shuō)明書課程設(shè)計(jì)任務(wù)書學(xué)生姓名： 專業(yè)班級(jí)： 指導(dǎo)教師： 工作單位： 題 目：倍頻電路設(shè)計(jì)初始條件：具較扎實(shí)的電子電路的理論知識(shí)及較強(qiáng)的實(shí)踐能力；對(duì)電路器件的選型及電路形式的選擇有一定的了解；具備高頻電子電路的基本設(shè)計(jì)能力及基本調(diào)試能力；能夠正確使用實(shí)驗(yàn)儀器進(jìn)行電路的調(diào)試與檢測(cè)。要求完成的主要任務(wù)：1. 采用晶體管或集成電路設(shè)計(jì)一個(gè)倍頻電路；2. 額定電壓5V，電流1015 mA ；3. 輸入頻率4MHz，輸出頻率12 MHz 左右；4. 輸出電壓 1 V，輸出失真??；5. 完成課程設(shè)計(jì)報(bào)告（應(yīng)包含電路圖，清單、調(diào)試及設(shè)計(jì)總結(jié)）。時(shí)間安排：12011年6月3日分班

2、集中，布置課程設(shè)計(jì)任務(wù)、選題；講解課設(shè)具體實(shí)施計(jì)劃與課程設(shè)計(jì)報(bào)告格式的要求；課設(shè)答疑事項(xiàng)。22011年6月4日 至2011年6月9日完成資料查閱、設(shè)計(jì)、制作與調(diào)試；完成課程設(shè)計(jì)報(bào)告撰寫。3. 2011年6月10日提交課程設(shè)計(jì)報(bào)告，進(jìn)行課程設(shè)計(jì)驗(yàn)收和答辯。指導(dǎo)教師簽名： 年 月 日系主任（或責(zé)任教師）簽名： 年 月 日 目錄摘 要IAbstractII1 緒論12 設(shè)計(jì)內(nèi)容及要求22.1 設(shè)計(jì)目的及主要任務(wù)22.1.1 設(shè)計(jì)的目的22.1.2 設(shè)計(jì)任務(wù)及主要技術(shù)指標(biāo)22.2 設(shè)計(jì)思想23 設(shè)計(jì)原理及方案33.1 設(shè)計(jì)原理33.1.1鎖相環(huán)組成介紹33.1.2鎖相環(huán)原理53.1.3 NE564芯片

3、介紹63.2 設(shè)計(jì)方案74 電路制作及硬件調(diào)試95 心得體會(huì)10參考文獻(xiàn)11摘 要倍頻器實(shí)質(zhì)上就是一種輸出信號(hào)等于輸入信號(hào)頻率整數(shù)倍的電路，經(jīng)倍頻處理后，調(diào)頻信號(hào)的頻偏可成倍提高，即提高了調(diào)頻調(diào)制的靈敏度，這樣可降低對(duì)調(diào)制信號(hào)的放大要求。采作倍頻器可以使載波主振蕩器與高頻放大器隔離，減小高頻寄生耦合，有得于減少高頻自激現(xiàn)象的產(chǎn)生，提高整機(jī)工作穩(wěn)定性。在要求倍頻噪聲較小的設(shè)備中，可采用NE564芯片根據(jù)鎖相環(huán)原理構(gòu)成的鎖相環(huán)倍頻器。關(guān)鍵詞：倍頻，NE564芯片，鎖相環(huán)AbstractMultiplier is essentially a circuit of an output signal e

4、quals input signal frequency integer times,by multiplier processing, FM signals can be doubled the doppler frequency shift, namely improve the sensitivity of the FM modulation, so can reduce the requirement of modulation signal amplifier. For multiplier by the carrier frequency can make the oscillat

5、or and high frequency amplifier isolation and reduce parasitic coupled with high frequency, reduce the high frequency the phenomenon of self-excited, enhance the stability. In the requirements of small noise frequency doubled in equipment, can be made according to NE564chip and the principle of phas

6、e lock loop a phase lock loop multiplier.Key words: multiplier, NE564chip, PLLII1 緒論隨著電子技術(shù)的發(fā)展，要求信號(hào)的頻率越來(lái)越準(zhǔn)確和越來(lái)越穩(wěn)定，一般振蕩器已不能滿足系統(tǒng)設(shè)計(jì)的要求。在一些應(yīng)用領(lǐng)域，往往需要在一個(gè)頻率范圍內(nèi)提供一系列高準(zhǔn)確度和高穩(wěn)定度的頻率源，這就需要應(yīng)用頻率合成技術(shù)來(lái)滿足這一需求。頻率合成是指以一個(gè)或少量的高準(zhǔn)確度和高穩(wěn)定的標(biāo)準(zhǔn)頻率作為參考頻率，由此導(dǎo)出多個(gè)或大量的輸出頻率，這些輸出頻率的準(zhǔn)確度與穩(wěn)定度與參考頻率是一致的。用來(lái)產(chǎn)生這些頻率的部件就稱為頻率合成器或頻率綜合器。頻率合成器通過一個(gè)或多個(gè)

7、標(biāo)準(zhǔn)頻率產(chǎn)生大量的輸出頻率，它是通過對(duì)標(biāo)準(zhǔn)頻率在頻域進(jìn)行加、減、乘、除來(lái)實(shí)現(xiàn)的，可以用混頻、倍頻和分頻等電路來(lái)實(shí)現(xiàn)1。集成鎖相頻率合成器是一種專用鎖相電路。它是發(fā)展很快、采用新工藝多的專用集成電路。它將參考分頻器、參考振蕩器、數(shù)字鑒相器、各種邏輯控制電路等部件集成在一個(gè)或幾個(gè)單元中，以構(gòu)成集成頻率合成器的電路系統(tǒng)2。本文即利用NE564芯片和其他元件采用鎖相環(huán)原理設(shè)計(jì)一個(gè)倍頻電路。2 設(shè)計(jì)內(nèi)容及要求2.1 設(shè)計(jì)目的及主要任務(wù)2.1.1 設(shè)計(jì)的目的要求具較扎實(shí)的電子電路的理論知識(shí)及較強(qiáng)的實(shí)踐能力；對(duì)電路器件的選型及電路形式的選擇有一定的了解。具備高頻電子電路的基本設(shè)計(jì)能力及基本調(diào)試能力；能夠正確

8、使用實(shí)驗(yàn)儀器進(jìn)行電路的調(diào)試與檢測(cè)。2.1.2 設(shè)計(jì)任務(wù)及主要技術(shù)指標(biāo) 采用晶體管或集成電路設(shè)計(jì)一個(gè)倍頻電路； 額定電壓5V，電流1015 mA ； 輸入頻率4MHz，輸出頻率12 MHz 左右； 輸出電壓 1 V，輸出失真??； 完成課程設(shè)計(jì)報(bào)告（應(yīng)包含電路圖，清單、調(diào)試及設(shè)計(jì)總結(jié)）。2.2 設(shè)計(jì)思想本次設(shè)計(jì)首先要了解鎖相環(huán)原理和基本組成，熟悉NE564芯片以及倍頻電路，學(xué)習(xí)如何用集成鎖相環(huán)構(gòu)成鎖相倍頻電路，然后利用NE564芯片和其他元件采用鎖相環(huán)原理設(shè)計(jì)一個(gè)倍頻電路。3 設(shè)計(jì)原理及方案3.1 設(shè)計(jì)原理3.1.1鎖相環(huán)組成介紹鎖相環(huán)是一種以消除頻率誤差為目的的反饋控制電路，但它的基本原理是利用

9、相位誤差電壓去消除頻率誤差，所以當(dāng)電路達(dá)到平衡狀態(tài)之后，雖然有剩余相位誤差存在，但頻率誤差可以降低到零，從而實(shí)現(xiàn)無(wú)頻差的頻率跟蹤和相位跟蹤。鎖相環(huán)由三部分組成它包含壓控振蕩器 (VCO)，鑒相器(pd)和環(huán)路濾波器(LF)三個(gè)基本部件，三者組成一個(gè)閉合環(huán)路3，如圖1所示。圖1 鎖相環(huán)組成鑒相器(PD)PD是一相位比較裝置，用來(lái)檢測(cè)輸出信號(hào)與輸入信號(hào)之間的相位差，并把相位差轉(zhuǎn)化為電壓輸出，稱為誤差電壓，通常為一直流量或一低頻交流量。鑒相器的形式很多，按其鑒相特性分為正弦型、三角型和鋸齒型等。作為原理分析，通常使用正弦型，較為典型的正弦鑒相器可用模擬乘法器與低通濾波器的串接構(gòu)成，如圖2 所示。圖2

10、 正弦鑒相器模型環(huán)路濾波器(LF)LF為一低通濾波電路，其作用是濾除因PD的非線性而在中產(chǎn)生的無(wú)用的組合頻率分量及干擾，產(chǎn)生一個(gè)只反映大小的控制信號(hào)。環(huán)路濾波器由線性元件電阻、電容和運(yùn)算放大器組成。因?yàn)樗且粋€(gè)線性系統(tǒng)，在頻域分析中可用傳遞函數(shù)表示，其中是復(fù)頻率。若用代入就得到它的頻率響應(yīng)，故環(huán)路濾波器的模型可以表示為圖3所示。圖3 環(huán)路濾波器的模型 (a) 時(shí)域模型; (b) 頻域模型壓控振蕩器(VCO)VCO是本控制系統(tǒng)的控制對(duì)象，被控參數(shù)通常是其振蕩頻率，控制信號(hào)為加在VCO上的電壓，故稱為壓控振蕩器，也就是一個(gè)電壓一頻率變換器，實(shí)際上還有一種電流頻率變換器，但習(xí)慣上仍稱為壓控振蕩器。V

11、CO在鎖相環(huán)中起了一次積分作用，因此也稱它為環(huán)路中的固有積分環(huán)節(jié)。VCO的復(fù)頻域的數(shù)學(xué)模型如圖4所示。圖4 VCO的復(fù)頻域模型3.1.2鎖相環(huán)原理鎖相環(huán)的工作原理可簡(jiǎn)述如下: 首先鑒相器把輸出信號(hào)和參考信號(hào)的相位進(jìn)行比較，產(chǎn)生一個(gè)反映兩信號(hào)相位差大小的誤差電壓，經(jīng)過環(huán)路濾波器的過濾得到控制電壓。調(diào)整VCO的頻率向參考信號(hào)的頻率靠攏，直至最后兩者頻率相等而相位同步實(shí)現(xiàn)鎖定。鎖定后兩信號(hào)之間的相位差表現(xiàn)為一固定的穩(wěn)態(tài)值。即 此時(shí)，輸出信號(hào)的頻率已偏離了原來(lái)的自由振蕩頻率 (控制電壓時(shí)的頻率)，其偏移量為這時(shí)輸出信號(hào)的工作頻率已變?yōu)橛纱丝梢姡ㄟ^鎖相環(huán)路的相位跟蹤作用，最終可以實(shí)現(xiàn)輸出信號(hào)與參考信號(hào)

12、同步，兩者之間不存在頻差而只存在很小的穩(wěn)態(tài)相差4。3.1.3 NE564芯片介紹NE564是超高頻通用單片集成鎖相環(huán)路，在通信及電子技術(shù)領(lǐng)域中有著廣泛的用途，可用作高速調(diào)制解調(diào)器、數(shù)字頻移鍵控(FSK)信號(hào)的產(chǎn)生與接收、鎖相頻率合成與鎖相倍頻等。它突破了以往集成鎖相環(huán)存在的某些局限性，如電源電壓偏高(L562是+10+18 V)、工作頻率不夠高、接口困難、需增加大量外部電路等。針對(duì)這些缺點(diǎn)，在NE564中作了若干改進(jìn)：在鑒頻器前增加限幅器，可改善調(diào)幅抑制；在輸入輸出處采用肖特基PNP型嵌位晶體管，使這種器件能與電路兼容；對(duì)壓控振蕩器作了重大改進(jìn)，使工作頻率提高到50 MHz；整個(gè)電路采用單一的

13、5 V電源電壓工作，簡(jiǎn)化了電源供給5。其結(jié)構(gòu)及如圖5所示。圖5 NE564內(nèi)部結(jié)構(gòu) 圖5中，限幅器由差分電路組成，可抑制FM信號(hào)的寄生調(diào)幅；鑒相器(PD)的內(nèi)部含有限幅放大器，以提高對(duì)AM信號(hào)的抗干擾能力：4、5腳外接電容組成環(huán)路濾波器，用來(lái)濾除比較器輸出的直流誤差電壓中的紋波；2腳用來(lái)改變環(huán)路的增益；3腳為VCO的反饋輸入端；VCO是改進(jìn)型的射極耦合多諧振蕩器，有兩個(gè)電壓輸出端，9腳輸出TTL電平，11腳輸出ECL電平。VCO內(nèi)部接有固定電阻，只需外接一個(gè)定時(shí)電容就可產(chǎn)生振蕩；施密特觸發(fā)器的回差電壓可通過15 腳外接直流電壓進(jìn)行調(diào)整， 以消除16腳輸出信號(hào)的相位抖動(dòng)。其封裝引腳如圖6所示圖6

14、 NE564引腳圖3.2 設(shè)計(jì)方案本設(shè)計(jì)采用NE564芯片，設(shè)計(jì)電路圖如圖7所示。圖7 設(shè)計(jì)電路圖圖7中為電源濾波電容。是輸入耦合電容，、組成限幅放大器的輸入偏置濾波，濾除輸入信號(hào)中的雜波。和對(duì)2腳提供輸入電流，用來(lái)控制環(huán)路增益和VCO的鎖定范圍，總電阻與電流的關(guān)系為：式中的1.3V是由于NE564的13腳電壓為1.3V，一般為幾百毫安，調(diào)節(jié)電位器使環(huán)路增益和VCO的鎖定范圍達(dá)到最佳值。是VCO輸出端必須接的上拉電阻。、與內(nèi)部?jī)蓚€(gè)對(duì)應(yīng)電阻(阻值R=1.3k)分別組成一階RC低通濾波器。其截止角頻率為：濾波器的性能對(duì)環(huán)路入鎖時(shí)間的快慢有一定影響，可根據(jù)要求改變、的值。VCO的固有振蕩頻率與定時(shí)電

15、容的關(guān)系為：為實(shí)現(xiàn)倍頻，其倍頻公式為：4 電路制作及硬件調(diào)試本次課程設(shè)計(jì)采用面包板制作，面包板是專為電子電路的無(wú)焊接實(shí)驗(yàn)設(shè)計(jì)制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出，免去了焊接，節(jié)省了電路的組裝時(shí)間，而且元件可以重復(fù)使用，所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。由于設(shè)計(jì)使用芯片沒有可用的軟件仿真，所以電路參數(shù)全部需要實(shí)際測(cè)量。在面包板上安排好各元件并按電路圖連線，由于本設(shè)計(jì)屬于高頻電路，故面包板插線制作電路比起焊接電路會(huì)有較大干擾，故應(yīng)盡量減少連線數(shù)量，降低連線復(fù)雜程度。連線完成并初步檢查后，進(jìn)行硬件調(diào)試，多次調(diào)試后，所得結(jié)果符合設(shè)計(jì)要求，故本次設(shè)計(jì)成功完成。5 心得體會(huì)本次課程設(shè)計(jì)

16、的時(shí)間較短，而且中途由于個(gè)人原因還耽誤了一些時(shí)間，由于時(shí)間較為倉(cāng)促，故選擇在面包板上實(shí)現(xiàn)電路，通過幾天的努力，終于圓滿的完成此次課程設(shè)計(jì)。雖然在電路設(shè)計(jì)中也遇到一些困難，但通過與同學(xué)們的交流和自己查資料順利解決。初次調(diào)試時(shí)出現(xiàn)較大偏差，波形無(wú)法顯示，經(jīng)過多次修改連線后，將干擾信號(hào)降低到了可以接受的程度。課程設(shè)計(jì)是我們專業(yè)課程知識(shí)綜合應(yīng)用的實(shí)踐訓(xùn)練，著是我們邁向社會(huì)，從事職業(yè)工作前一個(gè)必不少的過程”千里之行始于足下”，通過這次課程設(shè)計(jì)，我深深體會(huì)到這句千古名言的真正含義我今天認(rèn)真的進(jìn)行課程設(shè)計(jì)，學(xué)會(huì)腳踏實(shí)地邁開這一步，就是為明天能適應(yīng)社會(huì)打下堅(jiān)實(shí)的基礎(chǔ)。通過這課程設(shè)計(jì)，本人在多方面都有所提高，通過綜合運(yùn)用本專業(yè)所學(xué)課程的理論和生產(chǎn)實(shí)際知識(shí)進(jìn)行一次實(shí)物制作從而培養(yǎng)和提高自己獨(dú)立工作能力，鞏固與擴(kuò)充高頻課程所學(xué)的內(nèi)容，掌握高頻電路設(shè)計(jì)的方法和步驟，同時(shí)各科相關(guān)的課程都有了全面的復(fù)習(xí)，獨(dú)立思考的能力也有了提高。參考文獻(xiàn)1 曾興雯，劉乃安高頻電路原理與分析西安：西安電子科技大學(xué)出版社，20062 陳邦媛射頻通信線路北京：科學(xué)出版社，20023 何豐.通信電子線路. 北京：人民郵電出版社，20034