期末考試數(shù)字電子技術(shù)試題及答案

1、數(shù)字電子技術(shù)基礎(chǔ)試題（一） 一、填空題 : （每空1分，共10分） 1 (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 邏輯函數(shù)L = + A+ B+ C +D = 。 3 . 三態(tài)門輸出的三種狀態(tài)分別為： 、 和 。 4 . 主從型JK觸發(fā)器的特性方程 = 。 5 . 用4個(gè)觸發(fā)器可以存儲(chǔ) 位二進(jìn)制數(shù)。 6 . 存儲(chǔ)容量為4K8位的RAM存儲(chǔ)器，其地址線為 條、數(shù)據(jù)線為 條。 二、選擇題： (選擇一個(gè)正確的答案填入括號內(nèi)，每題3分，共30分 ) 1.設(shè)圖1中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時(shí)鐘信號作用下,輸出電壓波形恒為0的是：（ ）圖。 圖 1 2.下列幾種

2、TTL電路中，輸出端可實(shí)現(xiàn)線與功能的電路是（ ）。 A、或非門 B、與非門 C、異或門 D、OC門 3.對CMOS與非門電路，其多余輸入端正確的處理方法是（ ）。 A、通過大電阻接地（1.5K） B、懸空 C、通過小電阻接地（1K） D、通過電阻接V CC 4.圖2所示電路為由555定時(shí)器構(gòu)成的（ ）。 A、施密特觸發(fā)器 B、多諧振蕩器 C、單穩(wěn)態(tài)觸發(fā)器 D、T觸發(fā)器 5.請判斷以下哪個(gè)電路不是時(shí)序邏輯電路（ ）。圖2A、計(jì)數(shù)器 B、寄存器C、譯碼器 D、觸發(fā)器 6下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（ ）。 圖2 A、并行A/D轉(zhuǎn)換器 B、計(jì)數(shù)型A/D轉(zhuǎn)換器 C、逐次漸進(jìn)型A/D轉(zhuǎn)換器

3、D、雙積分A/D轉(zhuǎn)換器 7某電路的輸入波形 u I 和輸出波形 u O 如圖 3所示，則該電路為（ ）。 圖3 A、施密特觸發(fā)器 B、反相器 C、單穩(wěn)態(tài)觸發(fā)器 D、JK觸發(fā)器 8要將方波脈沖的周期擴(kuò)展10倍，可采用（ ）。 A、10級施密特觸發(fā)器 B、10位二進(jìn)制計(jì)數(shù)器 C、十進(jìn)制計(jì)數(shù)器 D、10位D/A轉(zhuǎn)換器 9、已知邏輯函數(shù) 與其相等的函數(shù)為（ ）。 A、 B、 C、 D、 10、一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（ ）個(gè)數(shù)據(jù)信號輸出。 A、4 B、6 C、8 D、16 三、邏輯函數(shù)化簡 （每題5分，共10分） 1、用代數(shù)法化簡為最簡與或式 Y= A + 2、用卡諾圖法化簡為最

4、簡或與式 Y= + C +A D，約束條件：A C + A CD+AB=0 四、分析下列電路。 （每題6分，共12分） 1、寫出如圖4所示電路的真值表及最簡邏輯表達(dá)式。 圖 4 2、寫出如圖5所示電路的最簡邏輯表達(dá)式。 圖 5 五、判斷如圖 6所示電路的邏輯功能。若已知 u B =-20V，設(shè)二極管為理想二極管，試根據(jù) u A 輸入波形，畫出 u 0 的輸出波形 （8分） t 圖 6 六、用如圖 7所示的8選1數(shù)據(jù)選擇器CT74LS151實(shí)現(xiàn)下列函數(shù)。（8分） Y（A,B,C,D）=m(1,5,6,7,9,11,12,13,14) 圖 7 七、用 4位二進(jìn)制計(jì)數(shù)集成芯片CT74LS161采用兩

5、種方法實(shí)現(xiàn)模值為10的計(jì)數(shù)器，要求畫出接線圖和全狀態(tài)轉(zhuǎn)換圖。（CT74LS161如圖8所示，其LD端為同步置數(shù)端，CR為異步復(fù)位端）。（10分） 圖 8 八、電路如圖 9所示，試寫出電路的激勵(lì)方程，狀態(tài)轉(zhuǎn)移方程，求出Z 1 、Z 2 、Z 3 的輸出邏輯表達(dá)式，并畫出在CP脈沖作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的輸出波形。 （設(shè) Q 0 、Q 1 的初態(tài)為0。） （12分） 數(shù)字電子技術(shù)基礎(chǔ)試題（一）參考答案 一、填空題 : 1 (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 1。 3 . 高電平、低電平和高阻態(tài)。 4 .

6、。 5 . 四。 6 . 12、 8 二、選擇題： 1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C 三、邏輯函數(shù)化簡 1、Y=A+B 2、用卡諾圖圈0的方法可得：Y=（ +D）（A+ ）（ + ） 四、 1、 該電路為三變量判一致電路，當(dāng)三個(gè)變量都相同時(shí)輸出為1，否則輸出為0。 2、 B =1， Y = A ， B =0 Y 呈高阻態(tài)。 五、 u 0 = u A u B ,輸出波形 u 0 如圖 10所示: 圖 10 六、如圖 11所示： D 圖11 七、接線如圖 12所示： 圖 12 全狀態(tài)轉(zhuǎn)換圖如圖 13 所示： （ a ） （ b ） 圖 13 八、 ，

7、 ， 波形如圖 14所示： 數(shù)字電子技術(shù)基礎(chǔ)試題（二） 一、填空題 : (每空1分，共10分) 1八進(jìn)制數(shù) (34.2 ) 8 的等值二進(jìn)制數(shù)為（ ） 2 ； 十進(jìn)制數(shù) 98 的 8421BCD 碼為（ ） 8421BCD 。 2 . TTL 與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入 電平。 3 .圖15所示電路 中 的最簡邏輯表達(dá)式為 。 圖 15 4. 一個(gè) JK 觸發(fā)器有 個(gè)穩(wěn)態(tài)，它可存儲(chǔ) 位二進(jìn)制數(shù)。 5. 若將一個(gè)正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 電路。 6. 常用邏輯門電路的真值表如表1所示，則 F 1 、 F 2 、 F 3 分別屬于何種常用邏輯門。 表 1 A B F

8、1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1 ；F 2 ；F 3 。 二、選擇題： (選擇一個(gè)正確答案填入括號內(nèi)，每題3分，共30分 ) 1、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（ ） A、m 1 與m 3 B、m 4 與m 6 C、m 5 與m 13 D、m 2 與m 8 2、 L=AB+C 的對偶式為：（ ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的輸出端與輸入端的邏輯關(guān)系是 （ ） A、 與非 B、或非 C、 與或非 D、異或 4、 TTL 集成

9、電路 74LS138 是 / 線譯碼器，譯碼器為輸出低電平有效，若輸入為 A 2 A 1 A 0 =101 時(shí)，輸出： 為（ ）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、屬于組合邏輯電路的部件是（ ）。 A、編碼器 B、寄存器 C、觸發(fā)器 D、計(jì)數(shù)器 6存儲(chǔ)容量為8K8位的ROM存儲(chǔ)器，其地址線為（ ）條。 A、8 B、12 C、13 D、14 7、一個(gè)八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時(shí)，輸出電壓為（ ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T觸發(fā)器中，當(dāng)T=1時(shí)，

10、觸發(fā)器實(shí)現(xiàn)（ ）功能。 A、置1 B、置0 C、計(jì)數(shù) D、保持 9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（ ）。 A、JK觸發(fā)器 B、3/8線譯碼器 C、移位寄存器 D、十進(jìn)制計(jì)數(shù)器 10、只能按地址讀出信息，而不能寫入信息的存儲(chǔ)器為（ ）。 A、 RAM B、ROM C、 PROM D、EPROM 三、將下列函數(shù)化簡為最簡與或表達(dá)式（本題 10分） 1. （代數(shù)法） 2、 F 2 （ A,B,C,D）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13)（卡諾圖法） 四、分析如圖 16所示電路，寫出其真值表和最簡表達(dá)式。（10分） 五、試設(shè)計(jì)一個(gè)碼檢驗(yàn)電路，

11、當(dāng)輸入的四位二進(jìn)制數(shù) A、B、C、D為8421BCD碼時(shí)，輸出Y為1，否則Y為0。（要求寫出設(shè)計(jì)步驟并畫電路圖） （10分） 六、分析如圖17所示電路的功能，寫出驅(qū)動(dòng)方程、狀態(tài)方程，寫出狀態(tài)表或狀態(tài)轉(zhuǎn)換圖，說明電路的類型，并判別是同步還是異步電路？ （10分） 八、如圖19所示的十進(jìn)制集成計(jì)數(shù)器； 的為低電平有效的異步復(fù)位端，試將計(jì)數(shù)器用復(fù)位法接成八進(jìn)制計(jì)數(shù)器，畫出電路的全狀態(tài)轉(zhuǎn)換圖。（ 10分） 圖 19 數(shù)字電子技術(shù)基礎(chǔ)試題（二）參考答案 一、填空題 : 11100.01 , 10011000 高 AB 兩 ， 一 多諧振蕩器 同或 ， 與非門 ， 或門 二、選擇題： 1 D 2. B 3

12、. D 4. B 5. A 6. C 7. C 8. C 9. C 10. B 三、 1. 2. 四、 1. 2. , , , 五、 六、同步六進(jìn)制計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換圖見圖 20。 圖 20 八、 八進(jìn)制計(jì)數(shù)器電路如圖 22所示。 數(shù)字電子技術(shù)基礎(chǔ)試題（四）一、選擇題（每題2分，共26分）1將代碼(10000011)8421轉(zhuǎn)換為二進(jìn)制數(shù)（ ）。A、（01000011）2 B、（01010011）2 C、（10000011）2 D、（000100110001）2 2函數(shù)的對偶式為（ ）。A、（ B、；C、 D、3有符號位二進(jìn)制數(shù)的原碼為（11101），則對應(yīng)的十進(jìn)制為（ ）。A、-29 B、+2

13、9 C、-13 D、+134邏輯函數(shù)的最簡的與或式（ ）。 A、AC+BD； B、 C、AC+B D、A+BD5邏輯函數(shù)的F=的標(biāo)準(zhǔn)與或式為（ ）。A、 B、 C、 D、6邏輯函數(shù)Y（A，B，C）=的最簡與或非式為（ ）。A、 B、 C、 D、7邏輯函數(shù)Y（A，B，C，D）=其約束條件為AB+AC=0則最簡與或式為（ ）。A、 B、 ；C、 D、8下圖為TTL邏輯門，其輸出Y為（ ）。A、0 B、 1 C、 D、9下圖為OD門組成的線與電路其輸出Y為（ ）。A、1 B、0 C、 D、10下圖中觸發(fā)器的次態(tài)方程Qn+1為（ ）。A、A B、0 C、Qn D、n11RS觸發(fā)器要求狀態(tài)由0 1其輸入

14、信號為（ ）。A、RS=01 B、RS=1 C、RS=0 D、RS=1012電源電壓為+12V的555定時(shí)器、組成施密特觸發(fā)器，控制端開路，則該觸發(fā)器的回差電壓VT為（ ）。A、4V B、6V C、8V D、12V13為了將三角波換為同頻率的矩形波，應(yīng)選用（ ）。A、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器 C、多諧振器 D、計(jì)數(shù)器二、判斷題（每題1分，共10分）（ ）1OC門的輸出端可并聯(lián)使用。（ ）2當(dāng)TTL門輸出電流IOH=0.4mA, IOL=16mA,IIH=40A,IIL=1mA時(shí)N=16。（ ）3N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)N分頻。（ ）4組合邏輯電路在任意時(shí)刻的輸出不僅與該時(shí)刻的輸入有關(guān)，還與電

15、路原來的狀態(tài)有關(guān)。（ ）5單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)維持時(shí)間的長短取決于外界觸發(fā)脈沖的頻率和幅度。（ ）6在邏輯電路中三極管即可工作在放大，飽和、截止?fàn)顟B(tài)。（ ）7邏輯函數(shù)Y=滿足一定條件時(shí)存在兩處競爭冒險(xiǎn)。（ ）8寄存器、編碼器、譯存器、加法器都是組合電路邏輯部件。（ ）9二進(jìn)制數(shù)（101110）B轉(zhuǎn)換成8421BCD碼為（0100 0110）8421。（ ）10邏輯函數(shù)Y（ABC）=時(shí)即：Y（ABC）=。三、分析題（共20分）1試分析同步時(shí)序邏輯電路，要求寫出各觸發(fā)器的驅(qū)動(dòng)方程、狀態(tài)方程，畫出完整的狀態(tài)轉(zhuǎn)換圖（按Q3Q2Q1排列）。（6分） 2分析下圖由74160構(gòu)成的計(jì)數(shù)器為幾進(jìn)制計(jì)數(shù)器，畫出有

16、效狀態(tài)轉(zhuǎn)換圖。（4分） Q0 Q3 Q2 Q1 D0 D3 D2 D1 CP C ET EP 74160 1 1 RDLDCP 13分析邏輯電路，要求寫出輸出邏輯式、列出真值表、說明其邏輯功能。（6分）4分析如下74LS153數(shù)據(jù)選擇器構(gòu)成電路的輸出邏輯函數(shù)式。（4分）FABYD0 D1 D2 D 3 A1A0四、設(shè)計(jì)題（共26分）1用74LS160及少量的與非門組成能顯示0048的計(jì)數(shù)器（使用 完成）。（8分）D0 D1 D2 D3 Q0 Q1 Q2 Q3 EP ET CP C 74160 D0 D1 D2 D3 Q0 Q1 Q2 Q3 EP ET CP C 74160 2試用圖示3線8線譯

17、碼器74LS138和必要的門電路產(chǎn)生如下多輸出邏輯函數(shù)。要求：（1）寫出表達(dá)式的轉(zhuǎn)換過程（6分）；（2）在給定的邏輯符號圖上完成最終電路圖。（6分）3使用74LS161和74LS152設(shè)計(jì)一個(gè)序列信號發(fā)生器，產(chǎn)生的8位序列信號為00010111（時(shí)間順序自左向右）。（6分）五、畫圖題（共18分）1用555定時(shí)器及電阻R1、R2和電容C構(gòu)成一個(gè)多諧振蕩器電路。畫出電路，并寫出脈沖周期T的計(jì)算公式。（8分）VCC DISC VCO GND 555 VO TH 2圖（a）中CP的波形如圖（b）所示。要求：（1）寫出觸發(fā)器次態(tài)Qn+1的最簡函數(shù)表達(dá)式和Y1、Y2的輸出方程。（4分）（2）在圖（b）中畫出Q、Y1和Y2的波形（設(shè)Q n=0）（6分）圖（b）圖（a）數(shù)字電子技術(shù)基礎(chǔ)試題答案（A卷） 一、選擇題（26分每題2分） 1、B 2、 A 3、C 4、B 5、A 6、A 7、A 8、A 9、A 1