集成電路設(shè)計流程與工程技術(shù)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上集成電路IC（integrated circuit）是現(xiàn)代信息產(chǎn)業(yè)群的核心和基礎(chǔ)，集成電路產(chǎn)業(yè)對國民經(jīng)濟、國家安全、人民生活和社會進步正在發(fā)揮著越來越重要的作用，因此發(fā)展我國集成電路產(chǎn)業(yè)對促進國民經(jīng)濟信息化的具有重要作用，也是信息產(chǎn)業(yè)發(fā)展的重中之重。集成電路設(shè)計業(yè)是集成電路產(chǎn)業(yè)中的一個重要環(huán)節(jié)，它是連接芯片制造和系統(tǒng)整機生產(chǎn)的紐帶，是提升集成電路產(chǎn)品創(chuàng)新和整機功能的驅(qū)動器。在本章節(jié)中，首先介紹集成電路設(shè)計的發(fā)展現(xiàn)狀及發(fā)展趨勢，接著介紹現(xiàn)代集成電路設(shè)計業(yè)中所采用的主要設(shè)計方法。關(guān) 鍵 詞發(fā)展趨勢；正/逆向設(shè)計；工程技術(shù)（DRC、LVS）引 言集成電路簡稱IC，是信息產(chǎn)業(yè)

2、的核心和先導(dǎo)，被世界各國列為國家戰(zhàn)略工業(yè)之首。日本、韓國、臺灣和今天中國大陸的經(jīng)濟起飛，無不是從IC工業(yè)開始。目前，中國集成電路產(chǎn)業(yè)已經(jīng)形成了IC設(shè)計、制造、封裝測試三業(yè)及支撐配套業(yè)共同發(fā)展的較為完善的產(chǎn)業(yè)鏈格局,集成電路設(shè)計業(yè)是集成電路產(chǎn)業(yè)的源頭，它是連接芯片制造和系統(tǒng)整機生產(chǎn)的紐帶，是提升集成電路產(chǎn)品創(chuàng)新和整機功能的驅(qū)動器。因此發(fā)展我國集成電路產(chǎn)業(yè)是推動國民經(jīng)濟信息化的重要保證，也是信息產(chǎn)業(yè)發(fā)展的重中之重。1.1 國內(nèi)外IC的發(fā)展情況及發(fā)展趨勢圖-1.1在全球IC 設(shè)計產(chǎn)業(yè)分布區(qū)域來看，北美IC 設(shè)計業(yè)者仍是大贏家，占全球市場規(guī)模的75% ，中國臺灣IC設(shè)計業(yè)者居次，占全球20% 的比重，

3、歐洲、日本各占2% ，中國大陸和加拿大分別有0.4% 的比例(圖-1.1) 。圖-1.2從(圖-1.2)可以看出我國IC產(chǎn)業(yè)規(guī)模很大，產(chǎn)量也很高，但是利潤卻很低。根本原因是我國不掌握高新技術(shù)產(chǎn)業(yè)的核心技術(shù)，沒有自己的知識產(chǎn)權(quán)。產(chǎn)量越大，向外國繳的專利費、技術(shù)提成費也越多，中方只是獲得微薄的勞務(wù)加工費。 2004年全球IC設(shè)計公司收入前強都是來自北美地區(qū)，依序是Qualcom、Broadcom、ATI、NVIDIA與SanDisk,前20大的中國臺灣IC設(shè)計業(yè)者包括第七的聯(lián)發(fā)科，第11名的威盛以及分局第12、13的凌陽和聯(lián)詠。凌陽與聯(lián)詠的營收入增幅分別為70.7%與68.6%，前20名種的美國Z

4、oran一營收增幅75%據(jù)首。如圖-1.3所示。圖-1.3目前，中國集成電路產(chǎn)業(yè)已經(jīng)形成了IC設(shè)計、制造、封裝測試三業(yè)及支撐配套業(yè)共同發(fā)展的較為完善的產(chǎn)業(yè)鏈格局，集成電路設(shè)計業(yè)是集成電路產(chǎn)業(yè)的源頭，它是連接芯片制造業(yè)和系統(tǒng)整機生產(chǎn)的紐帶，是提升集成電路產(chǎn)品創(chuàng)新和整機功能的驅(qū)動器。圖-1.4 我國IC設(shè)計業(yè)經(jīng)過初步發(fā)展，產(chǎn)品已經(jīng)開始呈現(xiàn)多元化。近幾年在全國IC設(shè)計業(yè)銷售額中，IC卡芯片所占比重一直在20%左右。其應(yīng)用領(lǐng)域涵蓋了交通、通信、銀行、信息管理、石油、勞動保障、身份識別、防偽等諸多方面。主要設(shè)計企業(yè)有大唐微電子、中國化大、上海華虹、清華同方、復(fù)旦微電子等，目前他們的產(chǎn)品包括以8位MCU位

5、基礎(chǔ)的接觸卡和非接觸卡、32位CPU接觸卡和非接觸卡、RF模塊及射頻讀寫IC以及智能標簽等芯片。 我國IC設(shè)計業(yè)的歷史是以政府為主導(dǎo)，企業(yè)數(shù)量急速擴張的道路。面對世界發(fā)達國家和地區(qū)及IC列強，我國集成電路設(shè)計業(yè)無論在技術(shù)水平，還是經(jīng)濟規(guī)模都顯得極其弱小。目前，雖然國內(nèi)的IC設(shè)計公司很多，但經(jīng)驗規(guī)模和設(shè)計力量偏弱，主要盈利方式還是靠政府采購和行業(yè)用戶，大多數(shù)IC設(shè)計公司難逃被淘汰和兼并的命運；此外，IC設(shè)計人才短缺是困擾全球IT業(yè)界的大問題，在信息產(chǎn)業(yè)蓬勃發(fā)展的中國顯得更加突出。目前國內(nèi)IC設(shè)計人員約4000人，2008年以前國內(nèi)IC設(shè)計人員需求量約人。目前，美國Silicon Valley，I

6、C 設(shè)計人員約。我國IC設(shè)計行業(yè)發(fā)展任重而道遠。1.2 IC設(shè)計的兩種模式集成電路設(shè)計是指根據(jù)電路功能和性能的要求，在正確懸著系統(tǒng)弄個配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計成本，縮短設(shè)計周期，以保證全局優(yōu)化，設(shè)計出滿足要求的基礎(chǔ)電路。自20世紀60年代中期集成電路產(chǎn)業(yè)在工業(yè)發(fā)達國家形成以來，為適應(yīng)技術(shù)的發(fā)展和市場的需求，產(chǎn)業(yè)結(jié)構(gòu)經(jīng)歷了三次大的變革，從三次變革中直接導(dǎo)致了集成電路設(shè)計業(yè)的形成?，F(xiàn)在集成電路設(shè)計方法從大的方面可以分為兩大類：正向設(shè)計和逆向設(shè)計(逆向工程)。正向設(shè)計正向設(shè)計即根據(jù)產(chǎn)品確定的指標和要求，從電路原理或系統(tǒng)原理出發(fā)，通過查閱相關(guān)規(guī)定

7、和標準，利用已有知識和能力來設(shè)計模塊和電路，最后得到集成電路物理實現(xiàn)所需要的幾何圖形。一般認為正向設(shè)計具體包含了以下三種基本的設(shè)計方法：自下而上（bottom up）即結(jié)構(gòu)設(shè)計方法，自上而下（top-down）設(shè)計方法和并行設(shè)計方法。仿真和調(diào)試過程是在高層次完成，避免設(shè)計反復(fù)，減少了邏輯仿真的工作量 設(shè)計過程反復(fù)較多，開發(fā)效率低，重復(fù)使用性差 ?！白陨舷蛳隆迸c“自下向上”的設(shè)計1 自下而上（bottom up）設(shè)計方法自下而上的設(shè)計方法是集成電路系統(tǒng)的基本設(shè)計方法，其基本思想是將復(fù)雜的系統(tǒng)逐層進行功能塊劃分和描述功能塊的拓撲連接，直到用底層模塊或部件來描述，當完成底層模塊或部件的描述后，自下而

8、上進行層次擴展和層次功能的仿真驗證，從而完成整個系統(tǒng)的功能設(shè)計和驗證。最后根據(jù)底層模塊或部件的幾何圖形和拓撲關(guān)系完成布圖設(shè)計和驗證。雖然采用自下而上設(shè)計的系統(tǒng)結(jié)構(gòu)清晰明了，但作為傳統(tǒng)的系統(tǒng)硬件設(shè)計方法，在系統(tǒng)設(shè)計的早期就將系統(tǒng)人為地分為硬件和軟件兩部分，軟件的開發(fā)受到硬件的嚴格限制，軟件的設(shè)計和調(diào)試常常要在硬件設(shè)計完成之后。這種設(shè)計方法的一些缺點也是很明顯，如要求設(shè)計者具有豐富的設(shè)計經(jīng)驗，設(shè)計過程反復(fù)較多，開發(fā)效率低，可移植性差，可繼承性差，開發(fā)時間長，不易修改等等。2自上而下設(shè)計方法自上而下設(shè)計方法的思想是按從抽象到具體，從概念到實現(xiàn)的思路和次序進行設(shè)計的，從系統(tǒng)總體要求出發(fā)，自上而下地逐步

9、將設(shè)計內(nèi)容細化，最后完成系統(tǒng)硬件的整體設(shè)計。具體實施時，首先從系統(tǒng)設(shè)計入手，在頂層進行功能方框圖劃分和結(jié)構(gòu)設(shè)計，在方框圖一級進行仿真和糾錯，用硬件設(shè)計語言對高層次的系統(tǒng)行為級進行描述并在系統(tǒng)級進行驗證，這時的設(shè)計與工藝無關(guān)。然后用邏輯綜合化工具生成具體的門級邏輯電路的網(wǎng)表，具體過程如圖所示。然后再通過布局、布線、版圖設(shè)計等，得到最終生產(chǎn)所用的描述文件。采用自上而下的設(shè)計方法時，主要的仿真和調(diào)試過程是在高層次完成的，這有利于早期發(fā)現(xiàn)在結(jié)構(gòu)設(shè)計上的錯誤，避免設(shè)計反復(fù)，同時也減少了邏輯仿真的工作量。自上而下設(shè)計流程3并行設(shè)計方法隨著工藝技術(shù)的發(fā)展，深亞微米（DSM）已經(jīng)投入使用，系統(tǒng)級芯片的規(guī)模更大

10、、更復(fù)雜，物理連線延遲、信號串擾和噪音等互連效應(yīng)及功耗都成為影響超大規(guī)模集成電路（VLSI）產(chǎn)品性能的重要因素。在這種情況下，由于采用自上而下的設(shè)計方法與工藝無關(guān)的高層次行為功能設(shè)計時并不考慮物理上的互連效應(yīng)和功耗等的影響，與實際情況差異較大，因而常常產(chǎn)生設(shè)計錯誤，并行設(shè)計方法正是面對這一挑戰(zhàn)而提出來的。并行設(shè)計方法一開始就考慮產(chǎn)品在整個生命周期中從概念形成到產(chǎn)品報廢處理的所有因素。并行設(shè)計方法要求在進行層次功能設(shè)計的同時，進行層次物理設(shè)計規(guī)劃或虛擬物理設(shè)計，充分利用各層次設(shè)計中的信息反饋，形成合理的約束集，并依此優(yōu)化設(shè)計。逆向設(shè)計（逆向工程）芯片反向設(shè)計（工程)是一種從人們設(shè)計的優(yōu)秀芯片中提

11、取技巧和知識的過程，是獲取芯片工藝、版圖、電路、設(shè)計思想等信息的一種手段。簡單而言，芯片反向設(shè)計就是通過對芯片內(nèi)部電路的提取與分析、整理，實現(xiàn)對芯片技術(shù)原理、設(shè)計思路、工藝制造、結(jié)構(gòu)機制等方面的深入洞悉，可用來驗證設(shè)計框架或者分析信息流在技術(shù)上的問題，也可以助力新的芯片設(shè)計或者產(chǎn)品設(shè)計方案。通過這種逆向分析手段，我們可以幫助客戶了解其他產(chǎn)品的設(shè)計,用于項目可行性研究、打開思路、尋找問題、成本核算等，比如：在進入新領(lǐng)域之前，評估、驗證自己技術(shù)方案和設(shè)計思路的可行性；通過對市場上成熟產(chǎn)品的研究，協(xié)助解決關(guān)鍵性的技術(shù)問題；利用已有產(chǎn)品的市場資源，降低進入壁壘，實現(xiàn)更好的產(chǎn)品兼容性等等。芯谷芯片反向設(shè)

12、計服務(wù)包括網(wǎng)表/電路圖反向提取、電路層次化整理、邏輯功能分析、版圖提取與設(shè)計、設(shè)計規(guī)則檢查調(diào)整、邏輯版圖驗證、單元庫替換以及工藝尺寸的縮放等方面。網(wǎng)表/電路圖反向提取。在芯片反向設(shè)計中，網(wǎng)表/電路圖的提取是個很大的課題，網(wǎng)表提取的質(zhì)量和速度直接影響后續(xù)整理、仿真、LVS等方方面面的工作。我們在總結(jié)眾多成功案例的基礎(chǔ)上，依托自主研發(fā)的軟件應(yīng)用，可準確、快速、高質(zhì)量地進行網(wǎng)表/電路圖的提取。1.3正向設(shè)計的工程技術(shù)測試綜合：目的：集成電路的測試簡單化；嵌入可測試結(jié)構(gòu)，加速可測性設(shè)計；產(chǎn)品制造前就可評價的可測性；消除冗余邏輯；診斷不可測的邏輯結(jié)構(gòu)。內(nèi)容：測試嵌入、設(shè)計規(guī)則檢查測試碼生成、故障模擬/診

13、斷和輸出測試圖樣。仿真：仿真可以分為前仿真和后仿真，前仿真是功能仿真，目標是分析電路的邏輯關(guān)系的正確性，仿真速度快，可以根據(jù)需要觀察電路輸入輸出端口和電路內(nèi)部任一信號和寄存器的波形，后仿真是將電路的門延遲參數(shù)和各種電路單元之間的連線情況考慮在內(nèi)后進行仿真，得到的仿真結(jié)果接近真實的應(yīng)用情況，后仿真的速度相對于前仿真慢得多，在觀測內(nèi)部節(jié)點波形時比較困難，在一個完整的電路設(shè)計中應(yīng)該包括這兩個過程。1.4 IC逆向設(shè)計工程技術(shù)從下圖中我們不難看出，在實現(xiàn)整個IC逆向設(shè)計的過程中涉及到很多相關(guān)的工程技術(shù)，如DRC、LVS驗證等， 下面幾節(jié)我們將從三個大的方面：版圖分析、設(shè)計規(guī)則以及設(shè)計驗證來對相關(guān)的工程

14、技術(shù)進行介紹。芯片化學(xué)解剖、處理、分析、顯微拍照將芯片進行貼圖、標線進行版圖工藝分析根據(jù)特定工藝進行版圖設(shè)計提取電路邏輯圖并仿真分析根據(jù)特定生產(chǎn)線進行DRC驗證電路與版圖比較（LVS）從版圖提取SPICE網(wǎng)表進行晶體管級的仿真輸出標準的GDSII文件 圖-1.4 IC逆向設(shè)計流程 1.版圖分析集成電路的版圖定義為制造集成電路時所用的掩模版上的幾何圖形，這些幾何圖形包括阱、有源區(qū)、多晶硅、N+和P+注入、接觸孔以及金屬層等。進行版圖分析的主要目的有：一方面判斷出版圖使用的工藝，另一方面從版圖中提取電路邏輯圖，以進行相應(yīng)的電路仿真。下面分別對一些常見的IC工藝加以介紹，并對如何從版圖提取電路加以分

15、析。2.IC工藝分析IC工藝的發(fā)展是緊隨著器件的發(fā)展而發(fā)展的，同時它又反作用于器件的發(fā)展，采用不同的制造工藝，器件在物理特性方面就有差異，最后表現(xiàn)在集成電路上就是采用不同工藝的集成電路有不同的性能，適用于不同的應(yīng)用領(lǐng)域?，F(xiàn)在IC工藝主要有兩大主流，分別是雙極工藝和MOS工藝，因為雙極工藝和MOS工藝各有各的優(yōu)勢，因此還出現(xiàn)了結(jié)合兩者優(yōu)點而發(fā)展起來的BICMOS工藝。3. 設(shè)計規(guī)則版圖繪制是要根據(jù)一定的設(shè)計規(guī)則來進行的，所謂的設(shè)計規(guī)則就是不管制造工藝的每一步出現(xiàn)什么樣的偏差都能保證正確制造晶體管和各種連接的一套規(guī)則，雖然設(shè)計規(guī)則有很多，但具體的可以分為四大類：1最小寬度：掩模板上定義的幾何圖形的

16、寬度（和長度）必須大于一個最小值，該值是由光刻和工藝的水平?jīng)Q定的。比如，若矩形多晶硅連線的寬度太窄，那么由于制造偏差的影響，可能導(dǎo)致多晶硅的斷開。 2最小間距：在同一層掩模板上，各圖形之間的間隔必須大于最小間距，比如，兩條多晶硅連線之間間隔太小，就可能造成短路；在某些情況下，不同層的掩模圖形的間隔也必須大于最小間距，比如，一條多晶硅連線靠近晶體管的源或漏區(qū)時，此時必須要有一最小間距來保證包圍晶體管的注入?yún)^(qū)與該多晶硅連線不會發(fā)生交疊。3最小包圍：有時候，某些層次的掩模板是必須做在另一些層次的掩模板里面的，比如，一些器件必須做在N阱里面，這時，N阱在環(huán)繞器件時就應(yīng)有足夠的余量，以確保即使在出現(xiàn)制造

17、偏差時，器件部分始終在N阱里面。4最小延伸：有些圖形在其它圖形的邊緣外還應(yīng)至少延長一個最小長度，以確保一些邊緣區(qū)能正常工作。在設(shè)計一個版圖時，需要定義好幾個版圖層次，只有每個版圖層次都符合設(shè)計規(guī)則，整個版圖才能符合設(shè)計規(guī)則。圖-1.5為多晶硅層需要滿足的設(shè)計規(guī)則，當然設(shè)計規(guī)則是隨著廠家的不同而不同的，我們這里只是舉個例子，其它層次需要滿足的設(shè)計規(guī)則原理上和多晶硅層是一樣的，可以照此類推。圖-1.5A: 代表在N溝道器件內(nèi)，多晶硅的最小寬度；B：代表在P溝道器件內(nèi)，多晶硅的最小寬度；C：代表多晶硅之間的最小距離；D：代表多晶硅門超出場區(qū)的最短距離；E：代表在場區(qū)上的多晶硅到注入?yún)^(qū)邊緣的距離；F：

18、代表多晶硅門到注入?yún)^(qū)邊緣的距離； 當完成一個版圖的繪制時，一定要進行驗證，如驗證版圖的每個層次是否都符合設(shè)計規(guī)則等，下一節(jié)我們將具體介紹設(shè)計驗證。3. 設(shè)計驗證 上一節(jié)提到版圖設(shè)計要符合一定的設(shè)計規(guī)則，因此版圖設(shè)計完以后一定要對它進行設(shè)計規(guī)則檢查（DRC檢查），但是編輯好的版圖即使通過了設(shè)計規(guī)則的檢查，還是有可能存在錯誤。這些錯誤不是由于違反了設(shè)計規(guī)則，而是可能與實際線路圖不一致造成。版圖中少連了一根鋁線這樣的小毛病對整個芯片來說是致命的，所以編輯好的版圖還要通過LVS（Layout Versus Schematic）驗證， 下面分別就在如何進行DRC和LVS驗證進行介紹。4. DRC驗證設(shè)計

19、規(guī)則檢查用于檢查版圖和幾何設(shè)計規(guī)則的一致性，根據(jù)設(shè)計規(guī)則的內(nèi)容，我們知道DRC檢查無非就是檢查版圖是否符合上一節(jié)中講述的四大方面的設(shè)計規(guī)則。下面具體介紹做DRC驗證的步驟：1編寫DRC文件：DRC文件是一組用UNIX文本編輯器（Text Editor）編寫的ASCII文件，它識別設(shè)計中的各層及Dracula執(zhí)行的檢驗操作。Dracula的DRC文件由描述塊、輸入層塊以及操作塊構(gòu)成。描述塊：這部分描述了Dracula所運行的圖形系統(tǒng)、輸入輸出文件名、主單元名、圖形單位比例因子、分辨率等，其格式如下：PRIMARY= TOP ； 要驗證模塊名稱PROGRAM2DIR = < path >

20、; ； 驗證工具的路徑SYSTEM= GDS2 ； 版圖數(shù)據(jù)格式INDISK= < path > top. gds ； 版圖數(shù)據(jù)文件RESOLUTION = 0. 01 MIC ； 版圖分辨率PRINTFILE = 1vs ； 定義打印輸出文件的名字MODE = EXEC NO ； 定義操作模式 KEEP DATA=INQUERY ； 把驗證結(jié)果保存到INQUERY中輸入層塊：將系統(tǒng)的版圖層號或?qū)用c在本文文件中定義的符號名聯(lián)系起來，此塊指定的內(nèi)容有：輸入層號、層名、掩膜版順序、輸出層等，如下所示： NW= 1 ； 定義N 阱PN = 2 ； 定義有源區(qū)POLY= 3 ； 定義多晶

21、硅層MET = 4 ； 定義金屬層NPLU = 5 ； 定義N +PPLU = 6 ； 定義P +CONT = 8 ； 定義接觸孔SUBSTRATE = SUB 100 ； 定義襯底操作塊：這部分定義了要進行的檢查操作，這部分往往包含邏輯運算（logical operation）,利用已有的層經(jīng)過一定的邏輯運算（and,or，not,xor）,取出需要檢查的層的圖形，以進行DRC,檢查操作包括檢查圖形的長度（length）、寬度（width）、間距（spacing）等。下面這一小段演示一下如何寫操作塊部分： not P_diff B_diff collect; and P_diff base

22、emitter;width metal1 lt 8 output drc1;ext base lt 6 output drc1 2;enc hole lt 4 output drc1 3; 2編譯規(guī)則文件：規(guī)則文件編寫完成后，用PDRACULA對其進行編譯，PDRACULA完成的工作包括：檢查規(guī)則文件有無語法上的錯誤；編譯無誤的規(guī)則文件，將其存入文件，文件包含著遞交給Dracula的命令。3運行：在命令窗口中輸入并回車。4查看輸出結(jié)果：當在描述塊中設(shè)計KEEP DATA=INQUERY時，運行完畢，便可到版圖編輯窗口中查看輸出信息，并根據(jù)相應(yīng)信息修改版圖。5. LVS驗證LVS主要檢查連接性錯

23、誤和參數(shù)錯誤，它的具體執(zhí)行步驟是：從版圖中通過提取命令得到一個版圖對應(yīng)的網(wǎng)表，這個網(wǎng)表與用戶的原理圖網(wǎng)表進行同構(gòu)檢查，檢查的類型一般有：掩模區(qū)域檢查、器件檢查、節(jié)點檢查、子電路檢查。掩模區(qū)域檢查:用于檢查某一指定區(qū)域的版圖是否與某一特定的節(jié)點相連;器件檢查則是檢查是否有源漏相連的器件、端點懸空的器件、襯底類型不符的器件。 節(jié)點檢查:將查出具有不同名字對應(yīng)于同一內(nèi)部節(jié)點編號，或者具有相同名字但對應(yīng)于不同節(jié)點編號的節(jié)點，前者意味著多個節(jié)點短接在一起，后者意味著同一節(jié)點被斷開了。 電路方面的檢查:ERC可用于查找與電源或地相連的子電路，以及電路的輸入或輸出是否與其他子電路相連。 子電路規(guī)則檢查:不可

24、能查找出所有的連接性錯,有些錯誤需要通過比較版圖網(wǎng)表與原理圖是否同構(gòu)來判斷。 圖-1.6所示的電路中，假設(shè)（a）為原理圖網(wǎng)表，(b)為版圖網(wǎng)表，并且在比較的過程中，已知a與a、i和i是兩對已經(jīng)通過別的途徑發(fā)現(xiàn)是互相匹配的節(jié)點，i與i的匹配，導(dǎo)致器件N與N1匹配，于是器件N2為不匹配器件，即是從匹配節(jié)點（a，a）到不匹配器件N2錯誤。和電學(xué)規(guī)則所檢查出的那些較為平凡的錯誤相比，網(wǎng)表比較所能查出的錯誤，修改起來要困難一些，需要復(fù)雜的算法來查找匹配錯誤。 圖-1.6 專心-專注-專業(yè)1.4 總 結(jié)由于在學(xué)習(xí)過程中學(xué)的知識還不夠扎實，對IC設(shè)計的認識還不是很了解，對有些IC設(shè)計上的技術(shù)問題還沒有認識到

25、，但是通過此次寫畢業(yè)論文對我來說是很好的鍛煉的機會，使我對幾年來所學(xué)的知識有了更深刻的認識，深刻領(lǐng)悟到以前學(xué)習(xí)中意識模糊的概念，對IC在設(shè)計上的認識了解的更加全面些、更加深刻。1.5 鳴 謝最后，要感謝各位信息系的老師給了我這次鍛煉的機會，其中特別要感謝我的指導(dǎo)老師陳瑞森老師對我的指導(dǎo)、幫助！附 錄讀書筆記IC設(shè)計市場大觀崔澎 電子產(chǎn)品世界 2005.9通過對全文的閱讀后，了解了國內(nèi)外IC設(shè)計行業(yè)的發(fā)展情況及未來的發(fā)展趨勢。北美是大贏家，臺灣居次。IC設(shè)計行業(yè)作為IC產(chǎn)業(yè)的重要性是不可替代的。IC設(shè)計人才短缺是困擾全球IT業(yè)界的大問題，在信息蓬勃發(fā)展的中國，這個問題就更加顯得突出了。世界IC設(shè)

26、計行業(yè)的發(fā)展極不平衡。我國內(nèi)陸地區(qū)IC設(shè)計行業(yè)的發(fā)展雖然進展很快，但相對臺灣地區(qū)來說還是較慢。我國的IC設(shè)計也剛剛起步，雖然得到政府的支持和鼓勵，但是想要支撐起國內(nèi)半導(dǎo)體產(chǎn)業(yè)，還是任重道遠。IC設(shè)計業(yè)的發(fā)展對我國未來在IT業(yè)的發(fā)展具有重大的意義。吳冬燕 , 集成電路版圖設(shè)計是把設(shè)計思想轉(zhuǎn)化為設(shè)計圖紙的過程，包括數(shù)字電路和模擬電路設(shè)計。集成電路設(shè)計是指根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計規(guī)則的情況下，設(shè)計出滿足要求的集成電路。通過對文章的閱讀，了解了目前大部分IC公司采用的是UNIX系統(tǒng),使用的版本是SunSolaris。本文介紹了軟件的使用方法及設(shè)計

27、過程中應(yīng)帶注意的問題事項（如DRC、 畫柵、畫pmos、布線等）。對IC設(shè)計的初學(xué)者對IC設(shè)計的有一定的了解。集成電路設(shè)計的概述林健磊，殷瑞祥 中國新通信,2007.9文章介紹了集成電路發(fā)展的各個階段及其基本特征。把集成電路設(shè)計劃分為三個階段：需求分析系統(tǒng)設(shè)計、邏輯設(shè)計、物理設(shè)計，并且通過對每個階段的敘述，介紹了集成電路設(shè)計的方法和基本知識。最后描述了集成電路設(shè)計面對的問題和未來的發(fā)展前景。集成電路設(shè)計發(fā)展可分為三個階段：手工設(shè)計、計算機輔助設(shè)計（CAD）、電子設(shè)計自動化（EDA）。集成電路設(shè)計的流程：需求分析和系統(tǒng)設(shè)計階段、邏輯設(shè)計階段、物理設(shè)計階段。隨著半導(dǎo)體技術(shù)的進步，集成電路的設(shè)計在設(shè)

28、計規(guī)模和復(fù)雜程度上不斷取得進步。集成電路設(shè)計方法日新月異，集成電路的設(shè)計是一個非常廣闊的領(lǐng)域?；谀嫦蚬こ痰腗PU及其改進芯片的設(shè)計陳瑞森 廈門大學(xué)理學(xué)碩士論文 2006通過對文章的閱讀，解到IC設(shè)計的逆向過程，IC逆向過程中常常涉及到的問題如是否具有商業(yè)價值、對自身設(shè)計水平的提高是有利還是有害以及合法性。對于其中的合法性和侵權(quán)問題是有嚴格的區(qū)別的，說明了逆向工程的合法性。當然逆向工程的不合理運用有可能導(dǎo)致侵犯知識產(chǎn)權(quán)的后果，如果說逆向工程的產(chǎn)品在布圖上與原產(chǎn)品相似度很高，那么就有可能侵犯了原產(chǎn)品的著作權(quán)，這個是在逆向設(shè)計過程中應(yīng)當避免的。可以說正確實施逆向工程有利于提高芯片的設(shè)計技術(shù)，提高企

29、業(yè)的競爭力。我們應(yīng)當正確利用逆向工程帶來的利益，避免侵權(quán)問題。數(shù)字電路EDA設(shè)計顧斌 趙明忠 西安電子科技大學(xué)出版社,2004.2通過對書本的閱讀，了解了集成電路的設(shè)計方法：正向設(shè)計、逆向設(shè)計。正向設(shè)計：即根據(jù)產(chǎn)品缺的的指標和要求，從電路原理或系統(tǒng)原理出發(fā)，通過查閱相關(guān)規(guī)定和標準，利用已有的知識和鞥能力來設(shè)計模塊和電路，最后得到集成電路物理事項所需要的幾何圖形。正向設(shè)計包括了三種基本的設(shè)計方法：自下而上（bottom up）、自上而下（top-down）和并行設(shè)計方法。對正向設(shè)計的三種方法做了詳細的介紹，說明了其中的步驟和過程。對三種方法做了比較，認識到這三種方法的優(yōu)點與缺的?；谀嫦蚬こ痰腗PU及其改進芯片的設(shè)計陳瑞森 廈門大學(xué)理學(xué)碩士論文 2006對文章的閱讀，了解了逆向工程的設(shè)計流程，以及逆向工程的工程技術(shù)以及工藝。版圖分析：集成電路的版圖定義為制造集成電路時所用的掩模版上的幾何圖形，這些幾何圖形包括阱、有源區(qū)、多晶硅、N+和P+注入、接觸孔以及金屬層等。版圖分析的主要目的有：一方面判斷出版圖使用的工藝，另一方面從版圖中提取電路邏輯圖，以進行相應(yīng)的電路仿真。IC工藝：雙極工藝、MOS工藝、BIMOS 工藝。設(shè)計規(guī)則：最小寬度、最小間距、最小包圍、最小延伸。cadence版圖設(shè)計環(huán)境的建立及設(shè)計規(guī)則的