NMOS工藝流程模擬及電學(xué)參數(shù)提取模擬試驗(yàn)

1、實(shí)驗(yàn)二NMOS工藝流程模擬及電學(xué)參數(shù)提取模擬實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?. 熟悉SilvacoTCAD的仿真模擬環(huán)境；2. 掌握基本的nmos工藝流程，以及如何在TCAD環(huán)境下進(jìn)行nmos工藝流程模擬；3. 掌握器件參數(shù)提前方法，以及不同工藝組合對(duì)nmos晶體管的閾值電壓、薄層電阻等電學(xué)參數(shù)的影響；二、實(shí)驗(yàn)要求 仔細(xì)閱讀實(shí)驗(yàn)內(nèi)容，獨(dú)立編寫(xiě)程序，掌握基本的TCAD使用； 熟悉nmos晶體管的基本工藝流程，和關(guān)鍵工藝參數(shù)； 記錄Tonyplot的仿真結(jié)果，并進(jìn)行相關(guān)分析。三、實(shí)驗(yàn)內(nèi)容1. nmos晶體管整體工藝模擬設(shè)計(jì)nmos晶體管工藝流程模擬程序，運(yùn)行得到相應(yīng)的器件模型（參考教程p57p60頁(yè)程序）NMO

2、S晶體管的基本工藝流程：a.襯底硅氧化：在襯底表面產(chǎn)生一層相對(duì)較厚的SiO2有選擇地刻蝕氧化區(qū)，暴露出將來(lái)用來(lái)生成MOS晶體管的硅表面；b.用一高質(zhì)量的氧化物薄膜覆蓋在Si表面，這層氧化物最終將形成MOS晶體管的柵極氧化物；c.在薄氧化層頂部淀積一層多晶硅。多晶硅可以用做MOS晶體管的柵電極材料，也可以用做硅集成電路中的互連線；d.成型和刻蝕多晶硅層，形成互連線和MOS管的柵極，刻蝕未覆蓋多晶硅的那層薄柵極氧化物，裸露出硅表層，這樣就可以在其上面形成源區(qū)和漏區(qū)了；e通過(guò)擴(kuò)散或離子注入的方式，整個(gè)硅表層就會(huì)被高濃度的雜質(zhì)所摻雜，形成源區(qū)和漏區(qū)；f.用一層SiO2絕緣層覆蓋整個(gè)表面對(duì)絕緣的氧化層成

3、型得到源極和漏極的接觸孔，表層蒸發(fā)覆蓋一層鋁，形成互連線，將金屬層成型并刻蝕，其表層形成了MOS管的互連。NMOS晶體管工藝流程模擬程序：goathena#linexloc=0spac=0.1linexloc=0.2spac=0.006linexloc=0.4spac=0.006linexloc=0.5spac=0.01#lineyloc=0.00spac=0.002lineyloc=0.2spac=0.005lineyloc=0.5spac=0.05lineyloc=0.8spac=0.15#initorientation=100c.phos=1e14space.mul=2# pwellfo

4、rmationincludingmaskingo?ofthenwell#di?ustime=30temp=1000dryo2press=1.00hcl=3#etchoxidethick=0.02# P-wellImplantimplantborondose=8e12energy=100pears#di?ustemp=950time=100weto2hcl=3# N-wellimplantnotshown#welldrivestartsheredi?ustime=50temp=1000t.rate=4.000dryo2press=0.10hcl=3#di?ustime=220temp=1200n

5、itropress=1#di?ustime=90temp=1200t.rate=?4.444nitropress=1#etchoxideall#sacri?cial“cleaning”oxidedi?ustime=20temp=1000dryo2press=1hcl=3#etchoxideall#gateoxidegrownheredi?ustime=11temp=925dryo2press=1.00hcl=3#Extractadesignparameterextractname=“gateox”thicknessoxidemat.occno=1x.val=0.5#vtadjustimplan

6、timplantborondose=9.5e11energy=10pearson#depopolythick=0.2divi=10#fromnowonthesituationis2D#etchpolyleftp1.x=0.35#methodfermicompressdi?usetime=3temp=900weto2press=1.0#implantphosphordose=3.0e13energy=20pearson#depooxidethick=0.120divisions=8#etchoxidedrythick=0.120#implantarsenicdose=5.0e15energy=5

7、0pearson#methodfermicompressdi?usetime=1temp=900nitropress=1.0# patterns/dcontactmetaletchoxideleftp1.x=0.2depositaluminthick=0.03divi=2etchaluminrightp1.x=0.18# Extractdesignparameters# extract?nalS/DXjextractname=“nxj”xjsiliconmat.occno=1x.val=0.1junc.occno=1# extracttheN+regionssheetresistanceext

8、ractname=“n+sheetrho”sheet.resmaterial=“Silicon”mat.occno=1x.val=0.05region.occno=1# extractthesheetrhounderthespacer,oftheLDDregionextractname=“l(fā)ddsheetrho”sheet.resmaterial=“Silicon”mat.occno=1x.val=0.3region.occno=1# extractthesurfaceconcunderthechannel.extractname=“chansurfconc”surf.concimpurity

9、=“NetDoping”material=“Silicon”mat.occno=1x.val=0.45# extractacurveofconductanceversusbias.extractstartmaterial=“Polysilicon”mat.occno=1bias=0.0bias.step=0.2bias.stop=2x.val=0.45extractdonename=“sheetcondvbias”curve(bias,1dn.conductmaterial=“Silicon”mat.occno=1region.occno=1)out?le=“extract.dat”# ext

10、ractthelongchanVtextractname=“n1dvt”1dvtntypevb=0.0qss=1e10x.val=0.49structuremirrorrightelectrodename=gatex=0.5y=0.1electrodename=sourcex=0.1electrodename=drainx=0.9electrodename=substratebacksidestructureout?le=mos0.str# plotthestructuretonyplotmos0.str-setmos0.setATHENADatafroriiriosD.strSiliconS

11、iO2lolyshicanIAkirtiinuiTio.a00.10203C.4050.6070.80.91Microns2 .晶體管電學(xué)參數(shù)提取在晶體管工藝仿真程序基礎(chǔ)上，設(shè)計(jì)結(jié)深、源漏電阻等電學(xué)參數(shù)提取程序，并分析工藝參數(shù)（摻雜溶度，摻雜區(qū)域、材料等）對(duì)器件電學(xué)性能的影響。參數(shù)提取的介紹：對(duì)仿真中得到的信息進(jìn)行參數(shù)的提取，簡(jiǎn)單的語(yǔ)法為extractextract-paramentersparamenters是指參數(shù)，介紹幾個(gè)參數(shù)：c.boron,硼的濃度（濃度是硼雜質(zhì)的）；min.val,最小值；2d.max.conc某二維范圍內(nèi)的最大濃度。(1)抽取的默認(rèn)參數(shù)如下:material=&q

12、uot;silicon”impurity="netdopingx.val|y.val|region?.occno=1data?le="results.?nal1dvttype=ntype2d.areatemp.val=300bias=01dvt1dcapacitancesoi=falsesemi.ploy=falseincomplete=fals2）抽取工藝仿真特性的例句抽取柵氧化層厚度：Extractname=“gateox”thicknoesxisdemat.occno=1x.val=0.49抽取結(jié)深：Extractname=“nxj”sxiljiconmat.occn

13、o=1x.val=0.1junc.occno=1抽取表面濃度：Extractname=“chansurfconc”surf.conicmpurity=“NDeotping”material=“Silicomnat.”occno=1x.val=0.45抽取x=0.1um處的硼濃度分布：Extractname=“bcurve”curve（depth,bosroilinconmat.occno=1x.val=0.1）out?le=“extract.dat”抽取方塊電阻：Extractname=“n+sheertho”sheet.remsaterial=“Silicomnat.”occno=1x.va

14、l=0.05region.occno=1抽取其他電學(xué)參數(shù)的曲線：Extractname=“IdT”cuerv工藝參數(shù)（摻雜溶度，摻雜區(qū)域、材料等）對(duì)器件電學(xué)性能的影響：可形成影響的電學(xué)參數(shù)有：溫度、頻率、電容、電導(dǎo)等等，參雜濃度的升高可使mos管結(jié)深變深，相應(yīng)的源漏電阻會(huì)增大，導(dǎo)通電流I也就降低。另外，源漏電參雜濃度升高其他不變，一定程度可以增大器件相應(yīng)的導(dǎo)電能力。3 .光刻模擬程序熟悉光刻工藝在TCAD環(huán)境下的模擬，參考教程p55p56程序光刻工藝在TCAD環(huán)境下的模擬程序：goathenasetlayleft=-0.5setlayright=0.5#illuminationg.lineil

15、lum.filterclear.filcirclesigma=0.38#projectionna=.54pupil.filterclear.filcirclelayoutlay.clearx.lo=-2z.lo=-3x.hi=$layleftz.hi=3layoutx.lo=$layrightz.lo=-3x.hi=2z.hi=3imageclearwin.x.lo=-1win.z.lo=-0.5win.x.hi=1win.z.hi=0.5dx=0.05one.dstructureoutfile=mask.strintensitymasktonyplotmask.strlinexloc=-2s

16、pac=0.05linexloc=0spac=0.05linexloc=2spac=0.05lineyloc=0spac=0.05lineyloc=2spac=0.2initsiliconorient=100c.boron=1e15two.ddepositnitridethick=0.035div=5depositname.resist=AZ1350Jthick=.8divisions=30rate.devname.resist=AZ1350Ji.linec.dill=0.018structureoutfile=preoptolith.str#tonyplotpreoptolith.strexposedose=240.0num.refl=10baketime=30temp=100developkimtime=60steps=6