高速電路板的設(shè)計方法要點(diǎn)

1、高速電路板的設(shè)計方法引言當(dāng)今對于系統(tǒng)的設(shè)計來說，最重要的因素就是速度。我們通常采用的是66MHz200MHz的處理器，233MHz和266MHz處理器的應(yīng)用也越來越廣泛。提出高速要求的原因有兩個：一、要求系統(tǒng)在人們認(rèn)為適合的時間幀中完成復(fù)雜 的任務(wù)。比如說，即使是最基本的計算機(jī)動畫制作也需要通過處理大量的信息才 能夠完成。二、元件廠商能夠生產(chǎn)出高速器件。目前，可編程陣列邏輯（PAL?）器件可提供的傳輸延遲是4.5 ns,而復(fù)雜的PLD （如MACH ?）的傳輸延遲是5ns，這似乎是快速的，但并不是傳輸延遲造成的，其實(shí)快速的傳輸延遲是由快速的邊 沿速率獲得的。將來會出現(xiàn)速度更快的器件，可以提供相

2、對更快速的邊沿速率。高速系統(tǒng)的設(shè)計不僅需要借助快速的元件，而且需要精心的設(shè)計。器件的模 擬部分和數(shù)字部分同等重要。高速系統(tǒng)存在的主要問題是噪音的產(chǎn)生，高頻能夠 輻射并造成干擾，相應(yīng)的快速邊沿速率可能會產(chǎn)生振蕩、反射和串?dāng)_現(xiàn)象，如果 不傳能輸及線時路檢以查及出相來關(guān)，的這設(shè)種計噪規(guī)音則可；能會大大地降低系統(tǒng)的性能。串本文產(chǎn)利用消除；PC板布局實(shí)現(xiàn)高速系統(tǒng)的設(shè)計進(jìn)行了概述，主要內(nèi)容包括：電磁源分干布擾系統(tǒng)及其對供膳寄宿處產(chǎn)生的影響；1. 電源分布 電源分布網(wǎng)絡(luò)是高速電路板設(shè)計中最重要的考慮因素。無噪音的電路板必需 無噪音的電源分布網(wǎng)絡(luò)。注意，設(shè)計無噪聲的Vcc和無噪聲的地一樣重要。本文 主要論述的

3、是AC 用途，因此VCC 就是地。電源分布網(wǎng)絡(luò)還必須為電路板上所有信號提供返回路徑。由于返回路徑的作 用在低頻時不很明顯，所以常常被忽視，而許多設(shè)計即使在返回路徑的特性被忽 1視.1的.電情源況分下布也網(wǎng)能絡(luò)運(yùn)作行為。電源1.1.1. 阻抗的作用假設(shè)有一塊帶有數(shù)字IC和 +5.0V電源的電路板，規(guī)格為5? x 5?，目的是將+5.0V電壓正確地傳遞到電路板上每個器件的電源引腳，而不用考慮器件相對于 電源的位置。另外，引腳處的電壓是不受線路噪音影響的。具有這些特征的電源示意地表示為理想的電壓源（見圖1a），其阻抗為零，這可以保證負(fù)載和源電壓相等，也意味著噪音信號會被吸收，原因是噪音發(fā)生器 的源阻

4、抗是有限的。遺憾的是，這只是一種理想的情況。圖1b舉例說明了真實(shí)電源的情況，它有電阻、電感和電容形式的阻抗，分布在電源分布網(wǎng)絡(luò)。噪音信號可能會因?yàn)榫W(wǎng)絡(luò)中的阻抗而影響電壓的增加。設(shè)計的目標(biāo)是要盡可能減小電源分布網(wǎng)絡(luò)的阻抗，具體可通過電源總線和電 源層兩種方案來實(shí)現(xiàn)。雖然電源層的阻抗特性比電源總線好，但是實(shí)際考慮時可 能更傾向于電源總線方法。p)b）更現(xiàn)實(shí)的情況1.1.2電源總展線與電源層的比較布方案?？偩€系統(tǒng)（圖2a）由一組線跡和系統(tǒng)器件要 求的不同電壓電平構(gòu)成，邏輯上通常是 線，各電壓電平要求的線跡數(shù)量 隨系統(tǒng)的不同而變化。電源層系統(tǒng)（圖 蓋了早屬的完整于費(fèi)或方是層考慮，主要采用電源總線方案。

5、電源總線與信號線 段）構(gòu)成面各電壓電平都要求有獨(dú)立的層件金屬中唯一的間隙是用來放走引號和, 電號饋線呈長長的窄帶狀，因而在相對小的截面積上會產(chǎn)生小的電阻。雖然電阻比較小，但非常重要。即使是小電路板，也能容納20-30個器件。假如20個器件的電路板上的每個器件吸收的電流，那么總電流將是4A，0.1250的總線電阻將產(chǎn)生0.5V的電壓降，假設(shè)電源是5V，則總線上最后一個 器件只可能接收4.5V。因?yàn)殡娫磳犹畛淞苏麄€層，所以唯一的限制是電路板的大小。電源層的電阻 對于提供相同器件數(shù)量的電源總線上的電阻來說，只是很小的一部分，因此與電 源總線比較起來，電源層更可能為所有器件提供全部的能量。在在電源層方

6、案中，電流電流路徑不受線制義因此徑上長流是器件產(chǎn)生的再 路噪阻抗較響電使電源上受噪它器件響在圖源總線小。+5V和地2b)由覆200mA2a所U VU9產(chǎn)生的噪音|U7。 v| : W B皿： til JJ ihi ；jfifIjhi j ris * m 1圖2.電源分布系統(tǒng)線；b）電源層a）電源總示的電路板上， 通過總線傳至1.1.3線路噪音的濾波 電源層單獨(dú)無法消除線路噪音，既然所有的系統(tǒng)都會遇到噪音問題，那么不 管采用何種電源分布方案，都需要借助旁路電容來進(jìn)行濾波。通常情況下，1卩F10y F電容放置在電路板的電源輸入上，而0.01卩F 這里旁路容則放置在是濾波器的角色。大電容（ -路板的

7、每個有放置在電路源的腳和接地引腳上。 電源輸入上，用以濾波通常由電路板外產(chǎn)生的較低頻信號（比如 60Hz線路頻率）。電路板上有源器件產(chǎn)生的噪音諧波范圍在100MHz以上。每個芯片上放置的旁路電容圖 3a是理理想電I容的例常比電路板間的電容小得多。3b是現(xiàn)實(shí)電容的例子。電容所需的焊盤是引濾除電源上所有AC成分，似乎電容越大越會產(chǎn)生，電阻和電感降低為這些寄生元件與電容串聯(lián)在一起，所以把它們叫做等效 串抗，但（容就是一并不具有理想路串聯(lián)電感（ESL）。圖 3. a）電容的理想示意圖; 如圖4a所示，頻率低于f R的是感性的，因而電容與b）寄生元件模擬的現(xiàn)實(shí)環(huán)境 f R的是容性的，而高于）心ILr-t

8、rl圖 4. a）電容阻抗與頻率;ESL ）b）使用同類結(jié)構(gòu)時減小電容的效果（常數(shù)舉例說明，用于連接電路板 是由絕緣材料隔離的金-電源的10卩F電容通常屬箔卷制成的（見圖5），這樣就會產(chǎn)生大的ESL和大的ESR。f R般小于 能有效地消除期望的正因?yàn)橛写蟮?MHz，所以它們100MHzESL，更高的交換噪聲。60Hz噪聲最好的濾波器，但不圖 5大電容（容值F）的內(nèi)部結(jié)構(gòu)ESL和ESR源于采用的電容和電介質(zhì)材料的結(jié)構(gòu)，而不是電容值。通過將電容替換成同類型的大電容也無法改善高頻阻性能。當(dāng)大電容的頻率低于小電容 的 f R時，大電容的阻抗就比小電容的小，而當(dāng)頻率高于小電容的 f R時，則兩個 電容的

9、阻抗沒有差異（圖4b）。這是因?yàn)橹挥须娙萘堪l(fā)生了變化,ESL基本保持不變電容類型根據(jù)特有所頻率和應(yīng)要提高高而變波的能力，就必須選用較小ESL1提供了一些器件類型的信息的電容替代原來的電容。表1旁路電容類型類型范圍應(yīng)用電解1F>20(1 F通常用于電路板的電源連接玻璃封裝陶瓷0.01 i F0.1 i F用作芯片的旁路電容，且常常與電解電 容并聯(lián)，以擴(kuò)展濾波器的帶寬，增加阻 帶。陶瓷片0.01 i F0.1 i F主要用于芯片，偏重小尺寸時也有用。非鐵磁<0.1 i F用于對噪音敏感器件的旁路，常于其它 的陶瓷片并聯(lián)，以增加阻帶。最小 ESL電容通常是用非鐵磁材料制成的，具有小電壓

10、-電容乘積，因此要想借助具有實(shí)際擊穿電壓的大電容來防止出現(xiàn)電路板故障是非常困難的。然而由于濾波性能好，所以不6將0.01 卩0.01 卩定需要大數(shù)值電容。圖C0G （非鐵磁的）類型的0.1卩F電容作了比較，證明F電容與其它類型的F電容在高頻時具有良好的濾波性能ir n i nrrii圖 6. X7R和COG兩種類型結(jié)構(gòu)的頻率響應(yīng)電容圖說明任何一種電容的有效頻率操作范圍都是有限的，系統(tǒng)不僅有高頻噪音，而且 還有低頻噪音，我們希望能擴(kuò)展這個范圍，具體可通過將大電容、小ESL器件與較小電容、極小ESL器件并聯(lián)來實(shí)現(xiàn)。圖畀伽曲7表明這種方法可以大大擴(kuò)展有效的濾波頻率范圍。圖7兩個并聯(lián)電容的頻率響應(yīng)1.

11、1.4.旁路電容的布局選擇濾波電容之后，就必須將它們放置在電路板上。圖8a展示了電路板上低速器件的標(biāo)準(zhǔn)放置。電容靠近器件的頂端放置以確保接通度，這種布局非常簡單，但在高頻應(yīng)用下性能不佳注意Vcc電容連接非常近似于芯片的Vcc連接，而接地連接則大不一樣。因?yàn)殡娫磳拥脑胍舨皇菃我坏模噪娙莶荒転V除芯片引線處的噪音，只能濾除芯片附近的噪音。 ni関 III>b）旁路電容的優(yōu)選放置Vcc和地層接觸，以提高性能。因?yàn)閳D 8. a）旁路電容的典型放置;確保芯片和電容在同一點(diǎn)上與電容與芯片不一樣大小，所以Vcc和地層接點(diǎn)與電容之間有必要運(yùn)行兩條線跡，如圖8b所示。引線延伸應(yīng)當(dāng)盡可值得注放置在非電源層

12、上源通常情之間的,電容最線延伸在線路板的另一面空芯可能會下響信 方線表面貼片電容這時里多的考好地工作的布線可能會影響以后的減噪工作。對于具有多個Vcc和接地引腳的器件來說，如何得到最佳的旁路效果，取決于器件本身,特別是器件內(nèi)部的電源引腳是否相連。如果電源引腳已經(jīng)在器件內(nèi)部相連了，則只需要在一 個電源腳到一個接地引腳間進(jìn)行旁路即可。如果內(nèi)部的電源引腳沒有任何連接，那么獨(dú)立的Vcc引腳必須單獨(dú)去耦。通常最好與器件廠商取得聯(lián)系，獲得有關(guān)的幫助信息。1.2 電源分布網(wǎng)絡(luò)作為信號返回路徑電源網(wǎng)絡(luò)能夠?yàn)橄到y(tǒng)中的所有信號提供返回路徑，不論它們是在電路板上還是電路板外 生成的，設(shè)計好合理的返回路徑，可以解決多

13、種高速噪音問題。1.2.1.信號返回線路的自然路徑信號交換邊沿生成的能量是高速設(shè)計中最重要的問題。每當(dāng)信號交換時，就會生成AC電流，電流需要有閉合的環(huán)路，如圖9a和9b所示，地端和這種環(huán)路。Vcc提供了完成環(huán)路所需的返回 路徑，圖9c示意了:i.'i圖 9電路板上信號的電流環(huán)路a）通過 Vcc ；b）通過地;c）相當(dāng)?shù)腁C路徑電流環(huán)路中的電感可以當(dāng)作單圈線圈，它們可能會使振蕩、串?dāng)_和輻射等問題更加惡化。 電流環(huán)路電感及其相關(guān)的問題會隨環(huán)路的變大而增加，因此最大限度地減小環(huán)路的大小可以 使出現(xiàn)問題的信號可以在整低層上選擇路徑，它們選擇最小阻抗的路徑（不一定是電阻最?。?阻抗也包括電感和

14、電容，金屬的阻值很小，因此阻抗主要是電感。因?yàn)樽杩闺S電感的增大而 增大，所以最小阻抗路徑就是最小電感路徑。假如由A到B的信號線路選擇了任意路徑，那么自然返回路徑就不一定是一條直線，這是由最小電阻決定的。如圖10所示，信號線路電感和返回線路的增加與兩個路徑的分離有關(guān)。最小阻抗路徑就是使信號返回線路靠近信號線路的路徑，這樣，信號返回盡可能地靠近信號線路，因此產(chǎn)生最小的環(huán)路。在多層板中，盡可能近 通常指信號線跡上下的地層或Vcc層；兩層板中是指最近的地或廠灼謀孑丁Vcc線跡。（WJF圖10.信號及返回路徑的分離導(dǎo)致了電感的增大1.2.2.總線與信號返回路徑平面的對比圖2a表明電源總線具有固定的路徑，

15、不論它是否是最佳路徑，返回信號總是沿這條路徑走。如果信號線路不放置在電源總線附近以減小環(huán)路面積，那么就可能出現(xiàn)大環(huán)路。如果 沒有仔細(xì)考慮采用電源分布總線方案的電路板布局，則這種方案可能會產(chǎn)生大的噪音。電源層對電流沒有任何限制，因此返回信號可以選擇最小阻抗路徑，它最接近信號線路， 電流環(huán)路也最小，是高速系統(tǒng)的首選方案。雖然電源層比總線更占有優(yōu)勢，但設(shè)計者可證明它是有缺陷的。返回信號的自然路徑若 有任何中斷，將迫使路徑繞過斷開處，從而增加了環(huán)路的面積（見圖11）。因此一定要注意O地層和電源層圖11.電源層的中斷導(dǎo)致的環(huán)路增加PLJ9W I4JCMW41 |T13布局規(guī)則及電源分布考慮下列的布局規(guī)則

16、有助于您利用電源層的優(yōu)勢，避免出現(xiàn)失誤。a. 注意通孔電源層的切口容易出現(xiàn)在通孔或者過孔處，信號線穿過電路板面并且將元件、連接器與電路板連接時，肯定會有切口。它們的周圍是小的間隙，此處的電源層被蝕刻，以避免信號 線路出現(xiàn)短路。如果通孔是閉合的且蝕刻比較大，則可能形成勢壘阻擋返回路徑，這可能會 出現(xiàn)在背板連接器和器件插座上。例如，VME背板上的連接器。此連接器有104個引腳，通孔可能會阻礙信號的返回，所有的返回信號被迫傳送到電路板的邊緣，這樣不僅加長了環(huán)路，而且所有的返回信號都共享相同的邊緣,圖12.由于通孔原因造成信號的返回選擇共同的路徑12）。DAC或、電流環(huán)路。b. 充足的地線電纜引出電路

17、板的電纜也應(yīng)當(dāng)考慮電流環(huán)路問題。每個信號都應(yīng)是兩線對，一條傳送信號 另一條供給返回信號。這兩條線應(yīng)當(dāng)彼此靠近以減小環(huán)路。圖13a和 13b示意了較差的配置，而圖13c示意了正確的配置。圖13.連接器的配置：a）地線不足；b）地線充足，但集中的地 線會造成較大的電流環(huán)路；c）地線平均地分布在信 號線路中間c. 模擬電源層與數(shù)字電源層的分離高速模擬器件對數(shù)字噪音比較敏感，比如說，放大器可以放大交換噪音，使它更象是尖 峰信號，因此在兼具模擬和數(shù)字功能的電路板上，電源層通常是分離的，各層在電源處連接 在一起，這樣會給使用兩種類型信號的器件（如者電壓比較電路）帶來問題。信號線路必須穿過層邊界，邊界迫使返

18、回路徑在返回到驅(qū)動器以前先到達(dá)電源。解決方法是在信號經(jīng)過的地層上放置跳線（見圖14），它可以為返回的信號提供跨越斷 線的電橋，這樣有助于減小EMM圖14 為信號返回路徑在模擬電源層和數(shù)字電源層之間搭接的跳線d. 避免獨(dú)立層的重疊當(dāng)使用分離的電源層時，務(wù)必注意不要將數(shù)字電路的電源層和模擬電路的電源層重疊在 一起。模擬和數(shù)字電源層的分離用于隔離彼此之間的電流，一旦出現(xiàn)電源層的重疊，就將造 成電容的耦合，從而失去隔離的作用。為了確保電源層的分離，可以在電路板的獨(dú)立層之間進(jìn)行截割，然后檢查暴露的電路板 邊緣，除非特別設(shè)計使線跡或連接跨越邊界，否則應(yīng)當(dāng)看不到金屬的痕跡。e. 隔離敏感元件有些器件，比如鎖

19、相環(huán)路，尤其對噪音干擾非常敏感，它們有較高的隔離要求。 通過蝕刻電源層上器件周圍的馬蹄形部分，可以獲得良好的隔離效果（見圖 所用的言號都通件馬蹄形末端的狹窄間隙進(jìn)出，電源層上的噪音電流必須經(jīng)過間隙，這樣就 不會靠近敏感部件。采用這種方法時，要確保其它的信號被路由遠(yuǎn)離隔離區(qū)，否則由這些線路生成的噪音信 號可能會造成此方法所極力避免的干擾。圖15.噪音敏感元件的隔離f. 電源總線靠近信號線路放置有時，設(shè)計者不得不使用兩層板，使用電源總線來替代電源層。即使遇到這種情況，也 可以通過將總線盡可能靠近信號線路放置來控制環(huán)路的面積。接地總線會跟著電路板另一面 的最敏感信號走（見圖 16），信號環(huán)路與使2.

20、 把信號線當(dāng)作傳輸線看待返回信號選擇最小阻抗路徑有助于控制信號線路與恒定的阻抗地的關(guān)系號線路信號受控阻抗線路，為電路板的信號傳輸提供了最好的媒介。當(dāng)信號延遲遠(yuǎn)遠(yuǎn)大于重要的轉(zhuǎn)換時間時，信號線路就必須作為傳輸線路來看待。傳輸線 路端接不正確，易于產(chǎn)生反射，使信號失真。線路負(fù)載端的信號好象在振蕩，降低了系統(tǒng)的 運(yùn)行速度（見圖 17），還可能導(dǎo)致假同步，破壞系統(tǒng)的功能性。b）負(fù)載圖17信號線路上的反射a）驅(qū)動器;圖18模擬了受控阻抗信號線路，從圖上看，電感和電容平均分布在線路上，他們的單位分別是每單位長度亨利和每單位長度法拉。.oonoji oncio XKMUw*Zo）和傳播延遲圖 18.傳輸線路從

21、圖中可以得到兩個重要的參數(shù)：阻抗（ （tPD）。在無損的信號線路中，C）。Co表Z0是AC電阻，也就是說Z0相對于驅(qū)動器是一個純電阻，單位是歐姆（在下列公式中，Lo表示信號線路電感，單位是亨；示信號線路電容，單位是法拉。傳播延遲與 公式是Lo和Co有關(guān)，單位是每單位長度時間,p|It_ft1ir車£*Mi傳輸線路的類別對于印刷電路板的設(shè)計來說，信號線路只可能有兩種類型：帶狀線和微帶（見圖 19）。帶狀線放置在兩個電源層之間，由于信號線路得到了屏蔽，因此從理論上講，這種方法可以 提供最清的信號，但線路是隱藏的，因此不易接入信號線路。微帶放置在外層，它的一面是 地層，易于接入信號線路。圖

22、 微帶Co、19.電路板的信號線路構(gòu)成a）帶狀線;b)參數(shù)同決 定的。對于帶狀線來說,Lo、 Zo和tPD是由信號線路的物理尺寸和電路板材料的電介質(zhì)屬性共n5。eR平均值是實(shí)例對于線跡和電路板的尺寸有某些具體的規(guī)定。通常廠商會銷售有 1 OZ銅線的電路板， 因此金屬的厚度約有8 mil的信號線路較難控制， 而大履據(jù)上面的敘述，的信號計算易典產(chǎn)信過大的的相關(guān)參數(shù) 10 m=|值m層的厚分離取決于所選mil， 間電路板厚度和層，對于此例0推導(dǎo)出1 mil，而線跡的寬度應(yīng)是815 mil。小于號線30 mil就比較合適。2.1.分布式負(fù)載的計算信號線路在線跡的末端有集總負(fù)載時（見圖 上面的計算方法。

23、如果信號線路 上的負(fù)載是分布式的（見圖 了線路的電容量， 這樣就改變了信號線路的 基于增加電容的原始值得到，單位 是每單位長度法拉：20）,采用21），則負(fù)載器件的電容也是分布式的，它增大Zo和tPD參數(shù)，新的參數(shù)Cl由圖20.帶有集總負(fù)載的傳輸線路分布式負(fù)載常見于存儲器組中，這類器件的輸入電容范圍在4 pF到選用了的計算公式是:12 pF之間，下例5 pF。存儲器器件的物理尺寸通常規(guī)定為每英寸可放置兩個器件，分布式附加電容圖21帶有分布式負(fù)載的傳輸線路阻抗因分布式負(fù)載的存在而大大減小，信號傳輸也更慢。1 b反射電源產(chǎn)生的信號能量由 散能量。如圖電源到負(fù)所示最信能量量換要求載載阻抗等于源阻抗。

24、若要將完整的信號轉(zhuǎn)換成FL)耗散的。ZL ,就必須使Z0，如果兩個值不相等，某些信號能量就會耗散，保留下來的將反射回電 償作是原新產(chǎn)生的信號和由負(fù)載反射回的信號的疊加，波形的變Z0C決定，即使將線路看作為電阻，信號線路也不會耗Zl等于 的波形可以化取決于兩個因素：一、負(fù)載與線路阻抗的失配；二、信號轉(zhuǎn)換時間(tR )與線路傳播延遲(t)的比率，即tR/t。如果轉(zhuǎn)換時間大大超過線路的傳播延遲，那么只要原始信號發(fā)生很小的變化1,果信號變化之電源線路發(fā)生播延遲很長足“反射回電源，傳輸幾乎沒必須作相應(yīng)正i信 化，負(fù)償端有小負(fù)載反號新沖轉(zhuǎn)換，導(dǎo)致振蕩，如圖17所示中量通常與信號線路的長度成比例地變化，直到

25、信號線路的延遲等于轉(zhuǎn)換時間。從這 點(diǎn)可以看出，過沖可以與原始轉(zhuǎn)換一樣多，并雙倍于轉(zhuǎn)換變動。4。足夠長的信號線路同傳輸線路一樣會產(chǎn)生明顯的反射，信號線路與傳輸線路的相似是由容許失真數(shù)決定的。經(jīng)驗(yàn)法則認(rèn)為原始信號的轉(zhuǎn)換時間小于信號傳播延遲的4倍時，信號線路作為傳輸線路看待（見圖22）。即：tR/ t>圉U3|圖22.原始信號與反射信號之間的最小延遲更保守的規(guī)則是當(dāng) 傳輸線路。通常情況tR/孫于傳播延遲的8倍時，將信號線路看作4。下，轉(zhuǎn)換時間相對于信號線路的傳播延遲越大，合成的信號就越清潔。 由此可以判斷何種長度的微帶線路必須作為傳輸線路。器件的tR在5 ns （尤指采用雙極CMOS器件）之間

26、變技術(shù)的器件）到1 ns （尤指較新的雙極和4。4?；１肀?實(shí)例出了適用于上例k/T?中tR及相關(guān)的傳輸線對于轉(zhuǎn)換時間為5 ns的老器件來說，信號線路短于作為傳輸線路處理，而對8.6的不于較新的高速器件來說，即使是兩英寸的線路也看作傳輸線路。實(shí)際上，具有高速器件的電都是線式負(fù)載，則必須重新考慮傳輸線路的最小長度。如圖所示，tR=5 ns時，4英寸的線路是傳輸線路，而輸線路。1英寸的信號線路也是傳3tR=1 ns時，短的傳輸線路長度tR （ ns）線路長度（英寸）集總負(fù)載分布式負(fù)載58.63.635.12.1723.41.411.70.75表3 tR/T?中集總負(fù)載和分布式負(fù)載的tR及相關(guān)反射

27、的量化假定信號線路被認(rèn)定為傳輸線路，反射信號的大小取決于標(biāo)志或反射的原始的差被。叫做反百分?jǐn)?shù)（?）,公式如下：？反射回的原始信號的百分比等于100*開負(fù)載時，？短負(fù)載時？對于開負(fù)載和短負(fù)載來說，整個信號的反射沒有任何衰減。短負(fù)載時的反射系數(shù)是個負(fù) 數(shù)，這表示反射的信號是由原始信號轉(zhuǎn)化來的。？對于印刷電路板來說，所期望的失配類型是可以估測的。0之間Z0的范阻抗的范圍在CMOS器件）極低。比如rlt J玄曰電流是 電阻大約是Z0 值。？下面論述驅(qū)動器的輸出阻抗（30 到之間，輸出阻抗PALCE16V8這樣的24mA ,8 0輸出高阻抗大約是10 kW （雙極器件）到CMOS PAL器件有15010

28、0 kW0.2V的典型輸出低電壓,50 0,接近于期望的CMOS器件作為微帶線路的負(fù)載時高電壓向低電壓的轉(zhuǎn)換。Zs ）是：從輸出的100k 0遠(yuǎn)遠(yuǎn)大于值（670），負(fù)載的I/V曲線可以得出更準(zhǔn)確的數(shù)據(jù)。負(fù)載的輸入阻抗大于Z0?實(shí)際等于1，而源的？?是:驅(qū)動器生成的信號在 器，因此構(gòu)成了分信號是：3.5V與0.2V之間轉(zhuǎn)換，由于驅(qū)動器的輸出阻抗和=3.5V- 0?3.5V-源端合成的信號是： 信號到達(dá)負(fù)載后， 后又降低Vl是一開始,V，而現(xiàn)在只有66V，反射的信號返回源端。每個源 號，VS等于原始信號、反射信號與第二次反射信號之和。第二次反射等于：Vr=-0.78* -2.84=2.21V ,?

29、2.84VVl由原來的傳輸電壓降低了 ，初始的2.84V，反射KR反射一部分信V s=0.66V-2.84V+2.21V=-0.035V 第二次反射回負(fù)載，當(dāng)信號達(dá)到時，續(xù)以這種方式前后跳動，每跳動一次，電壓就變小一次。如圖 右邊的線分別代表源電壓和負(fù)載電壓，成角的線表示傳輸信號和反射信號的數(shù)值。-Vl=-2.19+2.21+2.21=2.24，信號繼23所示，左邊和圖23反射信號的示意圖圖24示意了時間域中的相同信息，圖的上半部分表示源信號，下半部分表示負(fù)載信號。注意，信號強(qiáng)度需要經(jīng)過五個完整的周期才能降到輸入閾值以下。傳播延遲通常是2 n s/ft5ns/ft。假設(shè)tPD=3 ns/ft，

30、線直徑是6英寸，則線路的延遲大約是1.5 ns。經(jīng)過最初的轉(zhuǎn)換，延遲 13.5 ns的信號也是有效的。1.Lp)們上【if圖 24.反射信號的時間示意圖 端接源信號；b）負(fù)載信號對于大多數(shù)系統(tǒng)來說，上例中的反射數(shù)過大，需要采用一種方法來消除或者至少減少反 射。當(dāng)Zl? Z0時，反射可以減少，因此有必要改變Zo。?為了理解這一點(diǎn)，我們來看看入阻抗較高，雙極元件是以消除源端的二次反射。將電阻與負(fù)載并聯(lián)放置可以降出驅(qū)動器的阻抗較低。 Z端接可以采用兩種方案來實(shí)現(xiàn)：一、使消除負(fù)載的反射；二、增加Zsa)Zl使之等于PAL器件的輸入和輸出阻抗的特性，輸ZL降低到Z0以端接；將電阻與電源、線路串聯(lián)放置可以

31、增加 方法稱為串聯(lián)端接。圖 25aRL可以等Zs值，這種是并聯(lián)端接的例子，由于多數(shù)器件的輸入電阻非常大，所以 于 可zo。引4廠"°-J.I一時一 爪忻>AV二一苗丄=丁|Jk1y* if1a）冊< izl l< K：，圖 25. a）并聯(lián)端接；b）戴維南等量；c）有源電壓;容；e）串聯(lián)端接這種方法有一個缺點(diǎn)：高輸出狀態(tài)時電流消耗大。采用d）串聯(lián)電50 電阻端接時，電流消耗最大為由于48嗆。通常大于動器的Ioh，所以端接到3.2 mA，顯而易可能對于器件所支有所幫助。值，但而設(shè)計電路板應(yīng)用時。，大多數(shù)CMOS器件采用的驅(qū)動器的Iol是24 mA或更小，低于

32、支持的數(shù)值用了低阻個電阻，可以大幅度地減小電流，電阻器變成了分壓器，戴維南電壓 是傳輸線路的V OL值仍保持不變。戴維南電阻是:盡管這是一種比較好的解決方案，但電阻介于 之間，所以電源電流較大。減小負(fù)載的另一種方法是將電阻作為Vcc和地VOH和 VOL之間正電壓的參考（見圖過 50-W電阻時電壓由25c ）。經(jīng)3V降到2.5V的電流小于3V對地的電流，這不會產(chǎn)生任電阻號問容串聯(lián)的原因是5d ）。電阻等壓參考就是流交換成，電容可以是RC網(wǎng)絡(luò)替代原始的端接電阻也是一種方法（見圖AC接地。然而很難找到端接的電壓源，它可以從信宿電100pF級的，確切是什么值并不重要。電容是Z0。源電路載端接交設(shè)度快得

33、能夠一次反射C通過將電阻與源串聯(lián)可以增加因此驅(qū)動并使之等看到Z0 Rl的 DC負(fù)載效果，這種方法叫做AC見端接。25e）。增加Zs時，此電阻使源阻抗等同于這種類型的端接在有集總負(fù)載時運(yùn)行狀況最好，這是因?yàn)橛蒢s和Zo組成的分壓器會衰減信號（見圖26 a和b ）。因?yàn)槎?。一半轉(zhuǎn)換會跟蹤傳輸線路，直到到達(dá)負(fù)載后沒有端接就反射，由于反射會造成原始的一半轉(zhuǎn)換翻倍, 因此它將帶給負(fù)載端的信號一個最終值（見圖將沿線路返回，換（見圖Zs + Rl = Zo，所以分壓器將原始的轉(zhuǎn)換一分為專< 史-VJpry Ji打I3 + MAcln矗" e ii" |27b)。圖 26. a）串聯(lián)

34、端接; 分壓器27a),反射b）串聯(lián)端接形成的rww iriwi ikw鬧14圖 27. a）源端的信號；b）負(fù)載端的信號通過在未端接的微帶上放置串聯(lián)的端接電阻的例子，可以對上文加以解釋。59 Q（68Q -9 0）電阻與驅(qū)動器串聯(lián)放置，對于由低到高的轉(zhuǎn)換來說，源端的信號疋.假如負(fù)載是開電路，則反射回 RT使 ZS與 Z0匹配， 所以不始信號的反Vs并不等于-1.65V。當(dāng)反射信號到達(dá)源端時，由于，負(fù)載端的反射會使0.2V，除非有反射Vs =1.85V-1.65V=0.2V。Vl等于0.2V，而信號返回，在此例中是指3 ns之后對于負(fù)載分布在線路上的2情況。這可能是一種冒險的方法，線路一端的負(fù)

35、載會覺察到有 中間電壓的存在，除非反射在返回到源端時已清除了負(fù)載。此外，直到最靠近驅(qū)動器的器件 具有有效的輸入時，信號才能被認(rèn)定為有效的，因此增加了返回路程的延遲。最靠近驅(qū)動器 的器件的輸入僅當(dāng)反射返回時有效，延遲大于上例中指定的值，原因是分布式負(fù)載增加的電 容減小了Zo,但增加了tPD。盡管有這種缺點(diǎn)，但串聯(lián)端接在DRAM驅(qū)動器的應(yīng)用中非常成功，即使DRAM是分布在信號線路上的。選擇Rt可以減小信號花費(fèi)接近閾值時間的危險以及額外的延遲，因而合成的As略小于Zo，線路的電壓擺動越大，電壓電平就越接近VOL，但低于輸入閾值。如果 線路上端接了一個20 0的電阻，則"Vs變?yōu)椋阂驗(yàn)槎私硬?/p>

36、不是嚴(yán)格的匹配，所以可能會出現(xiàn)振蕩。如果振蕩在可容許級別范圍內(nèi)，就 可能成功地使用端接，設(shè)計者必須對折中方法作出決定。另外，大容量的存儲器線路經(jīng)常出 現(xiàn)振蕩。由于高輸出阻抗與低輸出阻抗之間有差異，因此不可能有精確的匹配。TTL兼容器件的輸出阻抗對于高低電平來說是不同的。例如，PALCE16V8在低電平時阻抗是8 0而在高電平時阻抗是50 0因?yàn)闆]有一個理想的值同時適合兩種情況，所以增加了選擇端接電阻抗信號線路是電路板上用于信號傳送的最好媒介，正確的端接有助于確保適當(dāng)?shù)臒o噪音的復(fù)雜但是因此必須選也一個折中值音獲下轉(zhuǎn)列出的都認(rèn)規(guī)則結(jié)果改善電路板的運(yùn)作。傳輸線不連續(xù)性規(guī)則不連續(xù)性是指信號線路的阻抗突

37、然發(fā)生變化，它會造成反射，這里的KR公式等效于線路端的公式。因?yàn)椴贿B續(xù)性可能造成反射，所以應(yīng)當(dāng)避免。不連續(xù)性可能出現(xiàn)在線跡的明顯彎曲處在線跡的路板的通截面積增加，Z。減小。如圖28所示，通過截割線跡可以補(bǔ)償彎曲處，得出的對角線等于線跡的寬度，這樣使截面積的delta值最小，從而使不連續(xù)性減到最小限度。兩個一45。彎曲利用了相同的概念，是消除彎曲常用的方法。雖然平滑的圓弧是最圖28.減小不連續(xù)性a)PC板線跡的拐角造成信號的不連續(xù)性；" itb)削平邊緣；c）利用 45。拐角；d）利用曲線理想通孔使信號通具都板傳生成一面（見圖29 ），各層之間金屬的垂直運(yùn)作是未層數(shù)越受控阻抗路上未受控

38、阻抗的總數(shù)量就越大，這是導(dǎo)致反射的原因。水平與垂直之間的90。彎曲也會出現(xiàn)不連續(xù)性而產(chǎn)生反射。如果無法避免通孔，則盡可能地少用它。圖29?過多數(shù)量的通孔；？首選的解決方案？注意，外層向內(nèi)層（反之亦然）的改變會引起阻抗的變化，這是因?yàn)閹罹€設(shè)計變成了 微帶設(shè)計的緣故（反之亦然）。從理論上講，有可能通過幾何圖形的變化來補(bǔ)償并保持阻抗 不變，但實(shí)際運(yùn)作中非常困難。如果外部信號保持在外部，而內(nèi)部信號保持在內(nèi)部，則可以 得出最好的結(jié)果。2.不要使用短線布局信號線路時，常用的簡便方法是在器件上采用短線或端子，類似于圖 30a中的情況。短線和端子可能是噪音源，如果它們足夠長，就可以看作傳輸線路，它們的主線作

39、為源，易受同類型號線路應(yīng)影免使用長的短線和端子。盡管為了解決分布式負(fù)載問題，必須降低Zo值，但只要短線非常短，就可以使用單一線路，在線路的一端使用單一端接。如圖30a所示，如果短線過長，則信號線路可能分成兩條（見圖30b ），兩個信號線路都是傳輸線路，需要進(jìn)行端接，但最好各自端接每個長短線。IlJCJ*E > E3圖30. a）傳輸線路的短線;b）優(yōu)選的解決3. 串?dāng)_串?dāng)_是指線跡之間不必要的信號耦合，它可以是電容性的或者是電感的，依據(jù)下列的簡 單規(guī)則可以有效的處理串?dāng)_問題。3.1. 電容串?dāng)_電容性串?dāng)_是指信號線路之間的信號電容耦合，當(dāng)線路以一定的距離彼此靠近時，會出 現(xiàn)這種情況。圖31示

40、意了電路的兩條信號線路，命名為噪音源和噪音接收器。由于兩條線路之間有 電容的存在，因此源噪音將耦合到接收線路上， 輸線路上，電流能夠看到兩個方向上的 耗散為 止，線路上的電壓尖峰信號由 它將耗散，此時電壓 與阻抗是成比例的。如果源或負(fù)載的阻抗失配，發(fā)生耦合的形式是電流注入接收線路。在傳Z o,并可以雙向傳播，直到經(jīng)過源和負(fù)載時Z o決定。當(dāng)電流脈沖到達(dá)Z S和 ZL時,則會出現(xiàn)反射。在未端接的負(fù)載情況下，經(jīng)過Zl的電壓尖峰信號可能非常強(qiáng)。通過端接負(fù)載可以大大地減小下一個器件輸入端的電壓 噪音。圖31. a）電容串?dāng)_；b）等價電路；c）解決方法電容串?dāng)_問題也可以通過分離線跡來解決，信號線跡分開得

41、越遠(yuǎn)，電容越小，串?dāng)_就越 少。32 所示,電路板的空間限制對信號線路相隔的距離作了規(guī)定，如圖 在相鄰的信號線之間放置地線，信號可以耦合到地線，但無法耦合到相鄰的信號線。圖32.采用地線隔離線跡注意，地線必須是實(shí)心的，假如它僅于線跡端的地層連接，則線跡就具有相對高的阻抗。 為了能夠保證良好的接地，地線應(yīng)當(dāng)連接至帶有搭線頭的地層，搭線頭以信號元件最高頻率的1/4波長間隔開。這里波長是指信號在單位時間傳送的距離:*姑“氣丫*j1/ n tR。如果4.14 ns/ft 。？等于t pd對于數(shù)字信號來說，最高的有效頻率諧波通常假定為tR=1.25 ns （ PAL16R8-4器件那么第元件的較高頻率應(yīng)分

42、布式負(fù)載的延遲就是 分割的時間段。3.2.電感的串?dāng)_可以看作是不需要的變壓器的原線圈和次級線圈之間的信號耦合（見圖33）。變壓器的線圈就是電路板或者系統(tǒng)上的電流環(huán)路，它可能是由無效的布局造成的人造 環(huán)路（見圖34a ），也可能是信號路徑和信號返回路徑綜合形成的自然環(huán)路（見圖34b ），人：1 4 jr ，i譏圖33. a）電感串?dāng)_;等價造環(huán)路有時很難定位，但可以消除（見圖 34c ）。b）變壓器©圖34. a）人造環(huán)路；b）等價示意；c）解決方案耦合到負(fù)載的不需要信號數(shù)量由環(huán)路的鄰近性和大小，以及負(fù)載的阻抗來決 定。環(huán)路越大且越鄰近，轉(zhuǎn)送的能量就越大。負(fù)載和次級環(huán)路上的信號大小隨負(fù)

43、載阻抗的增大而增大。33b所示，當(dāng)兩3.2.1. 環(huán)路大小與鄰近性 環(huán)路的電感（L ）與環(huán)路的大小成正比。如圖個環(huán)路交互作用時，一個具有初線電感（LP ），另一個具有次級電感（LS ）。由于信號線路并不是有意兩個信號線壓器的分所以路徑是不一定么合但可環(huán)路就次能形環(huán)路產(chǎn)動干 擾器（見圖35a和 c），上文論及的VME背板就是這樣一個例子。若能確保信號有各自的返回路徑，就可以消除串?dāng)_源3.2.2.c)如果電感串?dāng)_的出現(xiàn)是由人造環(huán)路引起的，則可以采用打開環(huán)路的方法，但 環(huán)路的定位常常是一件困難的事。如果自然信號或者返回信號環(huán)路產(chǎn)生了串?dāng)_， 則不能斷開環(huán)路，只有通過減小負(fù)載阻抗的方法，才可以將串?dāng)_的影

44、響減少到最 小程度。圖36所示的就是帶有負(fù)載的次級 自然'環(huán)路的簡單示意圖，圖中的ZS是次級環(huán)路的固有阻抗，注意一下串聯(lián)電流（is），由于阻抗是串聯(lián)的，因此環(huán)路上任何地方的is都是相同的。因?yàn)閕s是一個常數(shù)，所以經(jīng)過最大阻抗的電壓降是最大的，在未端接的線路上通常是指線路末端的負(fù)載，即：接收器件的輸 入端。:三 * 門 p|r in hi '圖36.串聯(lián)電感環(huán)路輸入端的噪音信號應(yīng)當(dāng)是最小的，大的噪音信號是最有害的。如果最大的信 號經(jīng)過最大的阻抗，輸入端的信號則可以通過在接收端端接信號線路來減小，從 而將 Rin減小到 Rt。Rt通常在30 Q到 150 Q范圍之間，Rin至少減少

45、了兩個數(shù)量級，而經(jīng)過Rin的電壓降也相應(yīng)地減小。但確切的數(shù)值難以預(yù)測，這是因?yàn)槠饹Q定因素的ZS本身就很難確定。R in數(shù)量級的減小應(yīng)當(dāng)起重要的作用。3.3.串?dāng)_解決方案總結(jié) 下面總結(jié)串?dāng)_影響的最小化方法：1.鬼離和電線路串可隨減載信抗線增間而容加耦因的所量易受串?dāng)_影響的線路3.稱用地當(dāng)端接線路阻抗路,可以減少電容的耦合。為了提高有效性，地線應(yīng)每 隔入/4英寸與地層連接。4為了解決電感的串?dāng)_問題，應(yīng)當(dāng)盡可能地減小環(huán)路的大小，可能情況下，應(yīng) 消除環(huán)路。5.通過避免信號返回線路共享共同的路徑這種情況，也可以減少電感串?dāng)_。4. 電磁干擾（EMI對于速度來說至關(guān)重要，高速的器件通常更容易受干擾，它們可以

46、察覺 快速的低頻干擾，而較慢的器件則可以忽視它。即使電路板或者系統(tǒng)不易受影響， 美國的FCC與歐洲的VDE、CCITT等機(jī)構(gòu)也會對電路板可能產(chǎn)生的高頻噪音（輻射噪音和線路噪音）作出嚴(yán)格的限制規(guī)定。設(shè)計者減小EMI的方法有：屏蔽、濾波、消除電流環(huán)路，可能時降低器件速度。除了屏蔽方法不在本文討論范圍內(nèi)，其它的方法將一一說明。4.1. 環(huán)路電流環(huán)路是每個設(shè)計中不可避免的部分，它們起著天線的作用。最小化環(huán)路 的作用意味著將環(huán)路的數(shù)量和天線效應(yīng)減到最小限度。不要形成人造環(huán)路，并保 持自然環(huán)路盡可能的小。1避免人造環(huán)路的方法是確保各信號線路上任意兩點(diǎn)之間只有一個路徑。2.可能情況下采用電源層方案。地層會自動生成最小的自然電流環(huán)路。采用地 層時，一定要保證信號返回線路路徑的通暢。若要使用電源總線，則應(yīng)當(dāng)把快速的信號線布放在電源總線的旁邊。4.2. 濾波濾波一般適用于電源線，也可用在信號線上，但是一般不推薦在信號線上使 用濾波，只有在無法消除信號噪音源時，才在信號線上考慮濾波。濾波有三種選擇：旁路電容、EMI濾波器和磁珠。第一部分已經(jīng)論述了旁路電容的情況。EMI濾波器比較通用，它的頻率適用范圍較廣。磁珠是在鄰近線路間增加了制感的鐵氧體