內(nèi)存儲器接口ppt課件

1、第四章第四章 內(nèi)存儲器接口內(nèi)存儲器接口6學(xué)時學(xué)時 第四節(jié) 16位、32位及64位機存 儲器系統(tǒng) 第一節(jié)第一節(jié) 內(nèi)存儲器件內(nèi)存儲器件(2學(xué)時學(xué)時) 知知 識識 概概 述述 第二節(jié) 地址譯碼 (2學(xué)時) 第三節(jié) 內(nèi)存儲器擴展技術(shù) (2學(xué)時)第一節(jié)第一節(jié) 內(nèi)存儲器件內(nèi)存儲器件 4.1.1 內(nèi)存儲器概述 1.存儲器有兩種根本操作讀和寫。2. 一切的存儲芯片都設(shè)有地址引腳、數(shù)據(jù)引腳、讀、寫 控制腳及片選腳。 4.1.2 內(nèi)存儲器的分類內(nèi)存儲器的分類 內(nèi)存儲器內(nèi)存儲器ROM雙極雙極RAMMOS型型RAM掩方式掩方式ROM可編程的可編程的ROM可擦除可擦除PROM RAM SRAMDRAMEPROMEERO

2、M4.1.2 一、隨機存取存儲器一、隨機存取存儲器RAM 1. 雙極型雙極型RAM 雙極型雙極型RAM的主要特點：的主要特點： 存取時間短，通常為幾納秒到幾十納秒；存取時間短，通常為幾納秒到幾十納秒； 其集成度低、功耗大，而且價錢也較高。其集成度低、功耗大，而且價錢也較高。 2. MOS型型RAM 用用MOS器件構(gòu)成的器件構(gòu)成的RAM又可分為又可分為SRAM和和DRAM。 4.1.2二、只讀存儲器二、只讀存儲器ROM 1. 掩方式只讀存儲器掩方式只讀存儲器 這種芯片存儲的信息穩(wěn)定，本錢最低。適用于存放一這種芯片存儲的信息穩(wěn)定，本錢最低。適用于存放一 些可批量消費的固定不變的程序或數(shù)據(jù)。些可批量

3、消費的固定不變的程序或數(shù)據(jù)。 2. 可編程可編程ROM 用戶可以讀出其內(nèi)容，但再也無法改動它的內(nèi)容。用戶可以讀出其內(nèi)容，但再也無法改動它的內(nèi)容。 3. 可擦除的可擦除的PROM 可擦除的可擦除的PROM芯片因其擦除的方式不同可分為兩類。芯片因其擦除的方式不同可分為兩類。 1一是經(jīng)過是紫外線照射來擦除，這種用紫外線擦除一是經(jīng)過是紫外線照射來擦除，這種用紫外線擦除 的的PROM稱為稱為EPROM 2另外一種是經(jīng)過電的方法來擦除，這種另外一種是經(jīng)過電的方法來擦除，這種PROM稱為稱為EEPROM芯片內(nèi)容擦除后仍可以重新對它進展編程，寫芯片內(nèi)容擦除后仍可以重新對它進展編程，寫入新的內(nèi)容。擦除和重新編程

4、都可以多次進展。入新的內(nèi)容。擦除和重新編程都可以多次進展。4.1.3 存儲器芯片的主要技術(shù)目的存儲器芯片的主要技術(shù)目的 1. 存儲容量 存儲器芯片的存儲容量用“存儲單元個數(shù)每存儲單元的位數(shù)來表示。當(dāng)計算機的內(nèi)存確定后，選用容量大的芯片那么可以少用幾片，這樣不僅使電路銜接簡單，而且功耗也可以降低。2. 存取時間和存取周期 存取時間又稱存儲器訪問時間，即啟動一次存儲器操作讀或?qū)懙酵瓿稍摬僮魉枨蟮臅r間。CPU在讀寫存儲器時，其讀寫時間必需大于存儲器芯片的額定存取時間。假設(shè)不能滿足這一點，微型機那么無法正常任務(wù)。 存取周期是延續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間。假設(shè)令存取時間為tA，存取周

5、期為TC，那么二者的關(guān)系為TCtA。4.1.33. 可靠性 目前所用的半導(dǎo)體存儲器芯片的平均缺點間隔時間約為5l06l108小時左右。4. 功耗 運用功耗低的存儲器芯片構(gòu)成存儲系統(tǒng)，不僅可以減少對電源容量的要求，而且還可以提高存儲系統(tǒng)的可靠性。 4.1.4 隨機存取存儲器的存儲元及外部特性 一、靜態(tài)存儲器一、靜態(tài)存儲器1. SRAM的存儲元的存儲元 靜態(tài)靜態(tài)RAM的根本存儲電路即存儲元普通是由的根本存儲電路即存儲元普通是由6個個MOS管組成的雙穩(wěn)態(tài)電路，如圖管組成的雙穩(wěn)態(tài)電路，如圖4.1所示。所示。 2. SRAM的外部特性的外部特性 6264芯片是一個芯片是一個8K8bit的的CMOS SR

6、AM芯片，其引芯片，其引腳如圖腳如圖4.2所示。所示。 A0Al2:13根地址信號線。一個存儲芯片上地址線的根地址信號線。一個存儲芯片上地址線的多少決議了該芯片有多少個存儲單元。通常這多少決議了該芯片有多少個存儲單元。通常這13根地址線根地址線通常接到系統(tǒng)地址總線的低通常接到系統(tǒng)地址總線的低13位上，以便位上，以便CPU可以尋址可以尋址芯片上的各個單元。芯片上的各個單元。 4.1.4 D0D7:8根雙向數(shù)據(jù)線。對SRAM芯片來講，數(shù)據(jù)線的根數(shù)決議了芯片上每個存儲單元的二進制位數(shù)。運用時，這8根數(shù)據(jù)線與系統(tǒng)的數(shù)據(jù)總線相連。 CS1 、CS2：片選信號線。 OE：輸出允許信號。只需當(dāng)為低電平常，C

7、PU才可以從芯片中讀出數(shù)據(jù)，通常與系統(tǒng)總線的MEMW相連。 WE：寫允許信號。當(dāng)WE為低電平常，允許數(shù)據(jù)寫入芯片，通常與系統(tǒng)總線的MEMW相連。 其它引腳：Vcc為+5V電源，GND是接地端，NC表示空端。4.1.4二、動態(tài)存儲器二、動態(tài)存儲器 1. DRAM的存儲元的存儲元 單管動態(tài)存儲元電路如圖單管動態(tài)存儲元電路如圖4.3所示。所示。 2. DRAM的外部特性的外部特性 圖圖4.4所示為所示為2164A的引腳圖，其引腳功能如下：的引腳圖，其引腳功能如下： A0A7：地址輸入線。：地址輸入線。DRAM芯片在構(gòu)造上的特點是芯片在構(gòu)造上的特點是芯片上的地址引腳是復(fù)用的。兩次送到芯片上去的地址分芯

8、片上的地址引腳是復(fù)用的。兩次送到芯片上去的地址分別稱為行地址和列地址。在相應(yīng)的鎖存信號控制下，它們別稱為行地址和列地址。在相應(yīng)的鎖存信號控制下，它們被鎖存到芯片內(nèi)部的行地址鎖存器和列地址鎖存器中。被鎖存到芯片內(nèi)部的行地址鎖存器和列地址鎖存器中。 DIN和和DOUT：芯片的數(shù)據(jù)輸入、輸出線。：芯片的數(shù)據(jù)輸入、輸出線。 RAS：行地址鎖存信號。：行地址鎖存信號。 CAS：列地址鎖存信號。：列地址鎖存信號。 WE：寫允許信號。當(dāng)它為低電平常，允許將數(shù)據(jù)寫：寫允許信號。當(dāng)它為低電平常，允許將數(shù)據(jù)寫入。反之，當(dāng)入。反之，當(dāng)WE=l時，可以從芯片讀出數(shù)據(jù)。時，可以從芯片讀出數(shù)據(jù)。4.1.5 只讀存儲器的存

9、儲元及外部特性只讀存儲器的存儲元及外部特性 一、一、EPROM1. EPROM的存儲元的存儲元 它的根本存儲單元的構(gòu)造和任務(wù)原理如圖它的根本存儲單元的構(gòu)造和任務(wù)原理如圖4.5所示。所示。 2. EPROM的外部特性的外部特性 27256的外部引腳如圖的外部引腳如圖4.6所示，這是一塊所示，這是一塊32K8bit的的EPROM芯片，芯片，27256各引腳如下：各引腳如下： A0Al4：l5根地址輸入線。根地址輸入線。 D0D7：8根雙向數(shù)據(jù)線。根雙向數(shù)據(jù)線。 CE ：選片信號，低電平有效。：選片信號，低電平有效。 OE ：輸出允許信號，低電平有效。當(dāng)：輸出允許信號，低電平有效。當(dāng)OE=0時，芯時

10、，芯片中的數(shù)據(jù)可由片中的數(shù)據(jù)可由D0D7端輸出。端輸出。 Vpp：編程電壓輸入端。編程時應(yīng)在該端加上編程高：編程電壓輸入端。編程時應(yīng)在該端加上編程高電壓，不同的芯片對電壓，不同的芯片對VPP的值要求的不一樣，可以是的值要求的不一樣，可以是+12.5V，+15V，+21V，+25V等。等。4.1.5二、二、EEPROM1. EEPROM的存儲元的存儲元 E2PROM存儲元的構(gòu)造表示圖如圖存儲元的構(gòu)造表示圖如圖4.7所示。所示。2. EEPROM的外部特性的外部特性 NMC98C64A為為8K8位的位的EEPROM，其引腳如圖，其引腳如圖4.8所示。其中：所示。其中： A0A12：13根地址線。根

11、地址線。 D0D7：8條數(shù)據(jù)線。條數(shù)據(jù)線。 CE：選片信號，低電平有效。：選片信號，低電平有效。 OE ：輸出允許信號，低電平有效。：輸出允許信號，低電平有效。 WE：寫允許信號，低電平有效。：寫允許信號，低電平有效。 READY/BUSY：形狀輸出端。：形狀輸出端。98C64A正在執(zhí)行編程正在執(zhí)行編程寫入時，此管腳為低電平。寫完后，此管腳變?yōu)楦唠娖?。寫入時，此管腳為低電平。寫完后，此管腳變?yōu)楦唠娖?。由于正在寫入?dāng)前數(shù)據(jù)時，由于正在寫入當(dāng)前數(shù)據(jù)時，98C64A不接納不接納CPU送來的下送來的下一個數(shù)據(jù)，所以一個數(shù)據(jù)，所以CPU可以經(jīng)過檢查此管腳的形狀來判別寫可以經(jīng)過檢查此管腳的形狀來判別寫操作

12、能否終了。操作能否終了。 第二節(jié)第二節(jié) 地址譯碼地址譯碼 CPU輸出的地址引腳如何與存儲芯片的地址銜接呢？通常將CPU的地址引腳與同名的存儲芯片的地址引腳直接相連，CPU剩余的地址引腳，也即高位地址經(jīng)過譯碼銜接存儲芯片的片選端。 4.2.1 地址譯碼方式地址譯碼方式 存儲器的地址譯碼方式可以分為兩種，一種稱為全地址譯碼，另一種稱為部分地址譯碼。 一、全地址譯碼方式 所謂全地址譯碼，就是構(gòu)成存儲器時要運用全部地址總線信號，即一切的高位地址信號用來作為譯碼器的輸入，低位地址信號接存儲芯片的地址輸入線，從而使得存儲器芯片上的每一個單元在整個內(nèi)存空間中具有獨一的一個地址。 如圖4.9所示。這是一片SR

13、AM 6264與8086/8088系統(tǒng)的銜接圖。可以看出，只需A19A13為以下二進制位時，就可訪問6264存儲單元，詳細哪一個存儲單元由低13位A12A0決議。4.2.1 0111 101 該片6264的地址范圍為： 0111 1010 0000 0000 0000=3E000H 到 0011 1111 1111 1111 1111=3FFFFH 假設(shè)將圖4.9中的“與非門改為“或門，如圖4.10所示，那么6264的地址范圍就變成84000H85FFFH。二、部分地址譯碼方式 顧名思義，部分地址譯碼就是僅把地址總線的一部分地址信號線與存儲器銜接，通常是用高位地址信號的一部分而不是全部作為片選

14、譯碼信號，圖4.11就是一個部分地址譯碼的例子。4.2.1 從圖4.11可以看出，A19A0為以下二進制位時，就可訪問6264存儲單元。 1111 1 低13位可取0 0000 0000 00001 1111 1111 1111，所以該片的地址范圍為： 1111 10 0000 0000 00001111 11 1111 1111 1111 當(dāng)A14 A13=00：1111 1000 0000 0000 0000=F8000H 到 1111 1001 1111 1111 1111=F9FFFH 當(dāng)A14 A13=01：FA000HFBFFFH 當(dāng)A14 A13=10：FC000HFDFFFH

15、當(dāng)A14 A13=11：FE000HFFFFFH 按這種地址譯碼方式，芯片占用的這4個8KB的區(qū)域決不可再分配給其它芯片。否那么，會呵斥總線競爭而使微機無法正常任務(wù)。4.2.2 常用的譯碼器件常用的譯碼器件 一、一、3-8線譯碼器線譯碼器 集成電路器件中有不少公用譯碼器，其中集成電路器件中有不少公用譯碼器，其中74LS經(jīng)常經(jīng)常作為存儲器的譯碼器件，其引腳圖如圖作為存儲器的譯碼器件，其引腳圖如圖4.12所示。所示。 它的真值表如表它的真值表如表4.1所示。所示。 例如，以例如，以8088為為CPU的微型計算機系統(tǒng)，其的微型計算機系統(tǒng)，其RAM系統(tǒng)由系統(tǒng)由8片片6264組成，要求存儲范圍為組成，要

16、求存儲范圍為50000H5FFFFH。利用。利用74LS作為譯碼器件，采用全譯碼，其銜接圖如圖作為譯碼器件，采用全譯碼，其銜接圖如圖4.13所所示。示。4.2.2二、二、PROM地址譯碼地址譯碼 圖圖4.14描畫了用描畫了用82S147 PROM5128替代圖替代圖4.14的的74LS譯碼器。譯碼器。 表表4.2描畫了編程到每個描畫了編程到每個PROM單元的二進制值。由單元的二進制值。由于一塊新的于一塊新的PROM單元都為邏輯單元都為邏輯1，所以，所以256個單元中只個單元中只需寫入需寫入8個單元。個單元。三、三、PAL可編程譯碼器可編程譯碼器 圖圖4.15描畫了用描畫了用PAL16L8替代圖

17、替代圖4.14PROM譯碼。譯碼。 其編程程序如下：其編程程序如下：4.2.2CHIP DECODER PAL16L8;pins 1 2 3 4 5 6 7 8 9 10 A19 A18 A17 A16 A15 A14 A13 NC NC GND;pins 11 12 13 14 15 16 17 18 19 20 NC O8 O7 O6 O5 O4 O3 O2 O1 VCCEQUATIONS/O1=/A19*A18*/A17*A16*/A15*/A14*/A13 /O2=/A19*A18*/A17*A16*/A15*/A14*A13/O3=/A19*A18*/A17*A16*/A15*A14

18、*/A13 /O4=/A19*A18*/A17*A16*A15*/A14*/A13/O5=/A19*A18*/A17*A16*/A15*A14*A13 /O6=/A19*A18*/A17*A16*A15*/A14*A13/O7=/A19*A18*/A17*A16*A15*A14*/A13 /O8=/A19*A18*/A17*A16*A15*A14*A13第三節(jié)第三節(jié) 內(nèi)存儲器擴展技術(shù)內(nèi)存儲器擴展技術(shù) 4.3.1 存儲容量的位擴展 單個存儲芯片字長就不能滿足要求，這時就需求進展位擴展，以滿足字長的要求。 位擴展的電路銜接方法是：將每個存儲芯片的地址線和控制線包括選片信號線、讀/寫信號線等全部同名

19、接在一同，而將它們的數(shù)據(jù)線分別引出銜接至數(shù)據(jù)總線的不同位上。 其銜接方法如圖4.16所示。4.3.2 存儲容量的字?jǐn)U展存儲容量的字?jǐn)U展 字?jǐn)U展是對存儲器容量的擴展。 字?jǐn)U展的電路銜接方法是：將每個芯片的地址信號、數(shù)據(jù)信號和讀/寫信號等控制信號線同名全部接在一同，只將選片端分別引出到地址譯碼器的不同輸出端，即用片選信號來區(qū)別各個芯片的地址。其銜接表示圖如圖4.17所示。4.3.3 存儲容量的字位擴展存儲容量的字位擴展 在構(gòu)成一個實踐的存儲器時，往往需求同時進展位擴展和字?jǐn)U展才干滿足存儲容量的需求。擴展時需求的芯片數(shù)量可以這樣計算：要構(gòu)成一個容量為MN位的存儲器，假設(shè)運用pk位的芯片pM,kN，那

20、么構(gòu)成這個存儲器需求(M/p(N/k)個這樣的存儲器芯片。 例6-1 用Intel 2164構(gòu)成容量為128KB的內(nèi)存。 分析：由于2164是64K1的芯片，所以首先要進展位擴展。用8片2164組成64KB的內(nèi)存模塊，然后再用兩組這樣的模塊進展字?jǐn)U展。所需的芯片數(shù)為128/648/1=16片。 銜接表示圖如圖4.18所示。4.3.3 綜上所述，存儲器容量的擴展可以分為3步： 第一，選擇適宜的芯片； 第二，根據(jù)要求將芯片“多片并連進展位擴展，設(shè)計出滿足字長要求的存儲模塊； 第三，將多組串聯(lián)，對存儲模塊進展字?jǐn)U展，構(gòu)成符合要求的存儲器系統(tǒng)。 第四節(jié)第四節(jié) 16位、位、32位及位及64位機位機存儲器

21、系統(tǒng)存儲器系統(tǒng) 4.4.1 16位機的存儲系統(tǒng)位機的存儲系統(tǒng) 存儲系統(tǒng)分為兩個存儲體，如圖4.19所示。 對于16位的CPU為此也都設(shè)置了用于存儲體選擇的兩個 控制 信號和。表4.3描畫了這兩個引腳和所選擇的存儲體。 在Intel系列的CPU經(jīng)過產(chǎn)生獨立的寫信號來選擇每個存 儲體的寫操作，如圖4.20所示。 圖4.21描畫了一個8086存儲系統(tǒng)的銜接圖。 4.4.2 32位機的存儲系統(tǒng)位機的存儲系統(tǒng) 對于32位機的存儲系統(tǒng)分為4個存儲體，如圖4.22所示。 32位的CPU都設(shè)置了用于選擇存儲體的信號、和。每個存儲體的獨立的寫信號如圖4.23所示。 4.4.3 64位機的存儲系統(tǒng)位機的存儲系統(tǒng)

22、對于64位機的存儲系統(tǒng)分為8個存儲體，如圖4.24所示。 64位的CPU都設(shè)置了用于選擇存儲體的信號、和。每個存儲體的獨立的寫信號如圖4.25所示。圖4.1 靜態(tài)RAM的存儲電路圖圖4.2 SRAM 6264外部腳圖外部腳圖NC1VCC28A19A28A37A46A55A64A73A825A924A1021A1123A122WE27OE22CS120CS226D011D112D213D315D416D517D618D719GND14A010SRAM 6264圖4.3 單管動態(tài)存儲元的電路圖圖4.4 2164A外部引腳圖外部引腳圖A05A16A27A312A411A510A613A79NC1DI

23、N2WE3RAS4GND8Vcc16CAS15DOUT14圖圖4.4 2164A外部引腳圖外部引腳圖圖圖4.5 4.5 EPROMEPROM存儲單元表示圖存儲單元表示圖圖圖4.6 EPROM 27256引腳圖引腳圖VPP1VCC28A19A28A37A46A55A64A73A825A924A1021A1123A122A1427OE22CE20A1326D011D112D213D315D416D517D618D719GND14A010U?AM27C256-200/BXA(28)圖圖4.7 E2PROM存儲元構(gòu)造表示圖存儲元構(gòu)造表示圖 圖圖4.8 NMC98C64A引腳圖引腳圖READY/BUSY

24、1A122A73A64A55A46A37A28A19A010D011D112D213GND14D315D416D517D618D719CE20A1021OE22A1123A924A825NC26WE27Vcc28NMC98C64A圖圖4.9 4.10圖圖4.9 4.10圖圖4.11 部分地址譯碼銜接圖部分地址譯碼銜接圖圖圖4.12 74LS引腳圖引腳圖A1B2C3G16G2A4G2B5Y015Y114Y213Y312Y411Y510Y69Y77表表4.1 74 LS真值表真值表G2INPUTSOUTPUTSENABLESELECTG1CBAY0Y1Y2Y3Y4Y5Y6Y7HHHHHHHHHLH

25、HHHHHHHHLLLLLHHHHHHHHLLLHHLHHHHHHHLLHLHHLHHHHHHLLHHHHHLHHHHHLHLLHHHHLHHHHLHLHHHHHHLHHHLHHLHHHHHHLHHLHHHHHHHHHHL*G2=G2A+G2BH=high level, L=low level, X=irrelevant圖4.13 74LS 作為譯碼器件的存儲器銜接圖圖圖4.14 用用PRAM譯碼的存儲器銜接圖譯碼的存儲器銜接圖表表4.2 圖圖4.14中中82S147 PROM單元的單元的應(yīng)寫入的二進制位應(yīng)寫入的二進制位OE輸入輸入輸出輸出 A8 A7 A6 A5 A4 A3 A2 A1 A0O7 O6 O5 O4 O3 O2 O1 O0 0 0 0 0 1